电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

22205D107MAT7A

产品描述CAPACITOR, CERAMIC, MULTILAYER, 25 V, X5R, 4.7 uF, SURFACE MOUNT, 1206
产品类别无源元件   
文件大小271KB,共18页
制造商AVX
下载文档 详细参数 全文预览

22205D107MAT7A概述

CAPACITOR, CERAMIC, MULTILAYER, 25 V, X5R, 4.7 uF, SURFACE MOUNT, 1206

电容, 陶瓷, 多层, 25 V, ×5R, 4.7 uF, 表面贴装, 1206

22205D107MAT7A规格参数

参数名称属性值
最大工作温度85 Cel
最小工作温度-55 Cel
负偏差10 %
正偏差10 %
额定直流电压urdc25 V
加工封装描述芯片
无铅Yes
欧盟RoHS规范Yes
中国RoHS规范Yes
状态ACTIVE
端子涂层MATTE 锡 OVER 镍
安装特点表面贴装
制造商系列×5R
尺寸编码1206
电容4.7 uF
包装形状矩形的 PACKAGE
电容类型陶瓷
端子形状WRAPAROUND
温度系数15%
温度特性代码×5R
多层Yes

文档预览

下载PDF文档
X5R Dielectric
General Specifications
GENERAL DESCRIPTION
• General Purpose Dielectric for Ceramic Capacitors
• EIA Class II Dielectric
• Temperature variation of capacitance is within ±15%
from -55°C to +85°C
• Well suited for decoupling and filtering applications
• Available in High Capacitance values (up to 100µF)
PART NUMBER
(see page 2 for complete part number explanation)
2220
Size
(L" x W")
6
Voltage
4 = 4V
6 = 6.3V
Z = 10V
Y = 16V
3 = 25V
D = 35V
5 = 50V
D
Dielectric
D = X5R
107
Capacitance
Code (In pF)
2 Sig. Digits +
Number of
Zeros
M
Capacitance
Tolerance
K = ±10%
M = ±20%
A
Failure
Rate
A = N/A
T
Terminations
T = Plated Ni
and Sn
2
Packaging
2 = 7" Reel
4 = 13" Reel
7 = Bulk Cass.
9 = Bulk
A
Special
Code
A = Std.
TYPICAL ELECTRICAL CHARACTERISTICS
Insulation Resistance (Ohm-Farads)
Temperature Coefficient
20
15
Insulation Resistance vs Temperature
10,000
Capacitance
10
5
0
-5
-10
-15
-20
-60
-40
-20
0
+20
+40
+60
+80
1,000
100
%
Temperature
°C
0
0
20
40
60
80
100
120
Temperature
°C
19
有做过飞思卡尔的电磁组的大神帮个忙
本帖最后由 paulhyde 于 2014-9-15 03:38 编辑 国赛的K题的检测跟飞思卡尔的电磁检测很像,希望大神指导一下。QQ380590456 ...
qq380590456 电子竞赛
今天安装modelsim-altera6.6d 发现的一个问题
估计是不支持中文造成的,问题描述如下:安装后自动生成的桌面快捷方式打开modelsim后 如果你想关闭会出现个错误 can't read "map(桌)": 关闭不了 只能用 ......
longhaozheng FPGA/CPLD
电子工程师的薪资待遇怎么样?
本次调查仅针对电子工程师,看看大家每天顶着巨大工作压力,你尽心尽力的为老板做事,看看老板又是怎么对待我们同行业同事的。大家来说说吧。...
ningxi LED专区
DFT/IDFT Reference Design
Introduction The DFT reference design performs a discrete Fourier transform (DFT) or an inverse DFT (IDFT) of a complex input sequence and produces a complex output sequence. Th ......
xiaoxin1 FPGA/CPLD
有人用过的加法器和FIFO实现累加器么?
用浮点数的加法器IP核和FIFO实现累加器的运算,因为加法器有延时,导致从fifo中读取的值和输入的值不同时到达加法器的两端,而且控制fifo的读写也有问题,有哪个大神知道应该怎么做么?239452 ......
huangfujing FPGA/CPLD
最新电工实用经典线路范例
最新电工实用经典线路范例...
wangwei20060608 无线连接

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 590  1131  978  2040  65  12  23  20  42  2 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved