电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

FW1201N00

产品描述RF RELAY, DPDT, MOMENTARY, 0.015A (COIL), 75VDC (COIL), 1130mW (COIL), 3A (CONTACT), 28VDC (CONTACT), 1000MHz, THROUGH HOLE-STRAIGHT MOUNT
产品类别机电产品    继电器   
文件大小100KB,共2页
制造商TE Connectivity(泰科)
官网地址http://www.te.com
下载文档 详细参数 全文预览

FW1201N00概述

RF RELAY, DPDT, MOMENTARY, 0.015A (COIL), 75VDC (COIL), 1130mW (COIL), 3A (CONTACT), 28VDC (CONTACT), 1000MHz, THROUGH HOLE-STRAIGHT MOUNT

FW1201N00规格参数

参数名称属性值
厂商名称TE Connectivity(泰科)
Reach Compliance Codeunknown
ECCN代码EAR99
主体宽度10.16 mm
主体高度22.23 mm
主体长度或直径20.32 mm
最大线圈电流(直流)0.015 A
线圈工作电压(直流)52.7 V
线圈功率1130 mW
线圈释放电压(直流)2.7 V
线圈电阻5000 Ω
最大线圈电压(直流)75 V
线圈/输入电源类型DC
触点(交流)最大额定R负载1A@115VAC
最大触点电流(交流)1 A
最大触点电流(直流)3 A
触点(直流)最大额定R负载3A@28VDC
最大触点电压(交流)115 V
最大触点电压(直流)28 V
触点/输出电源类型AC/DC
电气寿命100000 Cycle(s)
最大插入损耗0.4 dB
最大隔离度23 dB
制造商序列号FW
安装特点THROUGH HOLE-STRAIGHT MOUNT
工作时间8 ms
最大工作频率1000 MHz
最小工作频率100 MHz
最高工作温度125 °C
最低工作温度-65 °C
物理尺寸20.32mm X 10.16mm X 22.23mm
参考标准MIL-R-5757/10
继电器动作MOMENTARY
继电器功能DPDT
继电器类型RF RELAY
释放时间8 ms
密封HERMETICALLY SEALED
表面贴装NO
切换时间16 ms
端接类型SOLDER
电压驻波比1.19
最近大家都很忙吗?
一看,都没表示新的意见...
eeleader 工作这点儿事
【TI首届低功耗设计大赛】FR5969 LaunchPad 资源列表
[i=s] 本帖最后由 luyongcdpj 于 2014-10-18 07:06 编辑 [/i]加到工程里面,随时可以查阅,不用再切出去看原理图了.感觉这颗芯片定时器超级多,还有FR存储以前没有用过,还有P3、P4口也能产生中断了,都挺新鲜。###################################################FR5969 LaunchPad## MCU 主要资源...
luyongcdpj 微控制器 MCU
orcad怎么更改原理图中做好的库文件呢?
第一种方法:直接在原理图中编辑库文件,再更新到原理中,操作如下:第一步,选中你所要更改的元器件,单击鼠标右键,选择Edit Part选项,如图2-55所示;图2-55原理图编辑器件示意图第二步,在弹出的该元器件的库的界面中,进行相对应的库文件的修改,如图2-56所示;图2-56库文件编辑示意图第三步,按照要求编辑好库文件以后,在页面属性上点击鼠标右键,点击Close选项,关闭掉编辑库文件的页面,如...
凡亿教育 PCB设计
浅析嵌入式程序设计中的优化问题
嵌入式系统由于受功耗、成本和体积等因素的制约,嵌入式微处理器的处理能力与桌面系统处理器相比也存在较大差距,故嵌入式系统对程序运行的空间和时间要求更为苛刻。通常,需要对嵌入式应用程序进行性能优化,以满足嵌入式应用的性能需求。 1 嵌入式程序优化的类型 嵌入式应用程序优化,指在不改变程序功能的情况下,通过修改原来程序的算法、结构,并利用软件开发工具对程序进行改进,使修改后的程序运行速度更高或代码尺寸更...
呱呱 嵌入式系统
wince 通过activesync同步和电脑传文件的问题
现在公司有个手持机项目,要通过用activesync和pc穿文件,能够同步但是,当传输大文件的时候,传到10m以上系统就死机了。链接也断开了这是什么原因呢,pb5.0 没有打过补丁的...
cmeter WindowsCE
PLL使用出错
求指教,Error: Clock input port inclk[0] of PLL "pll:inst243|altpll:altpll_component|pll" must be driven by a non-inverted input pin or another PLL, optionally through a Clock Control blockInfo: Input por...
zhenpeng25 FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 643  1157  1171  1247  1371 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved