Datasheet> 器件分类 > 嵌入式处理器和控制器> 微控制器和处理器> 8T49N285-996NLGI

8T49N285-996NLGI: 产品描述PLL/Frequency Synthesis Circuit, PQCC56; 产品类别嵌入式处理器和控制器微控制器和处理器; 文件大小1MB，共67页; 制造商IDT (Integrated Device Technology); 标准

下载文档详细参数选型对比全文预览文档解析

8T49N285-996NLGI在线购买

供应商	器件名称	价格	最低购买	库存
	8T49N285-996NLGI	-	-	点击查看	点击购买

8T49N285-996NLGI概述

PLL/Frequency Synthesis Circuit, PQCC56

8T49N285-996NLGI规格参数

参数名称	属性值
是否Rohs认证	符合
Objectid	8260877986
包装说明	HVQCCN,
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	IT ALSO OPERATES AT 3.3V NOMINAL SUPPLY
JESD-30 代码	S-XQCC-N56
JESD-609代码	e3
长度	8 mm
端子数量	56
最高工作温度	85 °C
最低工作温度	-40 °C
最大输出时钟频率	1000 MHz
封装主体材料	UNSPECIFIED
封装代码	HVQCCN
封装形状	SQUARE
封装形式	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）	260
主时钟/晶体标称频率	40 MHz
座面最大高度	1 mm
最大供电电压	2.625 V
最小供电电压	2.375 V
标称供电电压	2.5 V
表面贴装	YES
技术	CMOS
温度等级	INDUSTRIAL
端子面层	Matte Tin (Sn)
端子形式	NO LEAD
端子节距	0.5 mm
端子位置	QUAD
处于峰值回流温度下的最长时间	30
宽度	8 mm
uPs/uCs/外围集成电路类型	CLOCK GENERATOR, PROCESSOR SPECIFIC

文档解析

这份文档是关于8T49N285芯片的数据手册，它提供了大量的技术信息，以下是一些值得关注的要点：

产品描述：8T49N285是一款具有分数反馈PLL的芯片，可以用作抖动衰减器或频率转换器，适用于1G、10G、40G和100G同步以太网、OTN、SONET/SDH等频率转换应用。
输出频率：该芯片能够生成高达8种不同的输出频率，范围从8kHz到1GHz。
输入时钟：接受最多两个差分或单端输入时钟以及晶体输入。
参考切换：支持无点击参考切换（hitless reference switching）和输入时钟的监控。
保持模式（Holdover）：在所有适用输入参考丢失时，能够保持初始精度为±50ppB的保持模式。
PLL带宽：可编程的PLL环路带宽，范围从1.4Hz到360Hz。
输出对齐：支持每个输出的独立相位延迟设置，以允许输出-输出对齐。
I/O接口：通过I2C接口进行编程，并支持I2C主控能力，允许从外部EEPROM读取寄存器配置。
应用场景：包括OTN或SDH/SONET设备线卡、OTN解映射、千兆和太比特IP交换机/路由器、SyncE（G.8262）应用、无线基站基带、数据通信和100G以太网等。
特性：包括对SDH/SONET和同步以太网时钟的支持、抖动（包括尖峰）典型值<0.3ps RMS、锁定模式、初始保持精度、接受多种输入时钟、自动和手动输入时钟选择、无点击切换选项等。
电气参数：提供了详细的输入电容、内部上拉电阻、内部下拉电阻、功耗电容、输出阻抗等参数。
操作原理：详细描述了8T49N285锁定输入时钟并生成同步输出时钟的工作方式。
输入时钟监控：对每个输入时钟进行监控，以检测信号丢失（LOS）并触发内部LOS状态标志。
保持模式：描述了在非间隔时钟模式下保持模式的性能特征，包括精度和稳定性。
输入到输出时钟频率：说明了8T49N285如何接受输入频率并生成独立的输出频率。
环路滤波器和带宽：讨论了在不同模式下PLL的环路带宽。
输出分频器：详细介绍了整数和分数输出分频器的编程。
输出相位控制：讨论了在输入参考切换或保持模式下输出相位的控制选项。
输入-输出延迟控制：说明了在使用外部环路时输入到输出延迟的控制。
输出相位对齐：描述了设备在同步后输出之间的相位对齐状态。
抖动和漂移容忍度：8T49N285作为线卡设备，预期能够容忍来自时序卡PLL的抖动和漂移输出。
输出驱动器：Q[0:7]时钟输出由寄存器控制的输出驱动器提供。
节能模式：包括独立地关闭未使用的输出、未使用逻辑的时钟门控等。
状态/控制信号和中断：提供了GPIO配置和中断功能的详细信息。
设备硬件配置：包括OTP内存和外部EEPROM的使用。
设备启动和复位行为：描述了设备在复位状态下的行为。
串行控制端口描述：提供了I2C接口的详细描述。
寄存器描述：提供了详细的寄存器块描述和每个寄存器位字段的功能。
绝对最大额定值：列出了设备能够承受的最大应力条件。
供电电压特性：提供了核心供电电压、模拟供电电流等参数。
输出供电电流：列出了不同输出配置下的供电电流。
直流电气特性：包括LVCMOS/LVTTL、差分输入、LVPECL、LVDS和LVCMOS的电气特性。
输入频率特性：提供了输入频率范围和晶体特性。
交流电气特性：详细列出了VCO操作频率、输出频率、上升和下降时间、输出占空比等参数。
典型RMS相位抖动：提供了不同输出类型和频率下的相位抖动数据。
PCI Express时序规格：讨论了PCI Express Gen 1、Gen 2和Gen 3的时序抖动规格。
典型相位噪声：提供了156.25MHz输出频率下的相位噪声图。
应用信息：包括对晶体输入超驱动、差分输入接受单端电平、未使用输入和输出引脚的建议以及LVDS驱动器终止等应用指南。
功率耗散和热考虑：讨论了功率耗散计算和热阻抗数据。
可靠性信息：提供了热阻抗与空气流速的数据。
订购信息：提供了订购芯片所需的信息，包括部件编号、标记和封装。

文档预览

下载PDF文档

全文
预览

FemtoClock

NG Octal Universal

Frequency Translator

8T49N285

Datasheet

Description

The 8T49N285 has a fractional-feedback PLL that can be used as a

jitter attenuator or frequency translator. It is equipped with six integer

and two fractional output dividers, allowing the generation of up to 8

different output frequencies, ranging from 8kHz to 1GHz. Three of

these frequencies are completely independent of each other and the

inputs. The other five are related frequencies. The eight outputs may

select among LVPECL, LVDS, HCSL or LVCMOS output levels.

This functionality makes it ideal to be used in any frequency

translation application, including 1G, 10G, 40G, and 100G

Synchronous Ethernet, OTN, and SONET/SDH, including ITU-T

G.709 (2009) FEC rates. The device may also behave as a frequency

synthesizer.

The 8T49N285 accepts up to two differential or single-ended input

clocks and a crystal input. The PLL can lock to either input clock, but

both input clocks must be related in frequency.

The device supports hitless reference switching between input

clocks. The device monitors both input clocks for Loss of Signal

(LOS). It generates an alarm when an input clock failure is detected.

Automatic and manual hitless reference switching options are

supported. LOS behavior can be set to support gapped or un-gapped

clocks.

The 8T49N285 supports holdover with an initial accuracy of ±50ppB

from the point where the loss of all applicable input reference(s) has

been detected. It maintains a historical average operating point that

may be returned to in holdover at a limited phase slope.

The device places no constraints on input to output frequency

conversion, supporting all FEC rates, including the new revision of

ITU-T Recommendation G.709 (2009), most with 0ppm conversion

error.

The PLL has a register-selectable loop bandwidth from 1.4Hz to

360Hz.

Each output supports individual phase delay settings to allow

output-output alignment.

The device supports Output Enable inputs and Lock, Holdover and

LOS status outputs.

The device is programmable through an I

C interface. It also supports

C master capability to allow the register configuration to be read

from an external EEPROM.

Features

•

Supports SDH/SONET and Synchronous Ethernet clocks

including all FEC rate conversions

<0.3ps RMS typical jitter (including spurs),12kHz to 20MHz

Operating modes: locked to input signal, holdover and free-run

Initial holdover accuracy of ±50ppb

Accepts two LVPECL, LVDS, LVHSTL, HCSL or LVCMOS



input clocks

•

Accepts frequencies ranging from 8kHz up to 875MHz

•

Auto and manual input clock selection with hitless switching

•

Clock input monitoring, including support for gapped clocks

•

Phase-Slope Limiting and Fully Hitless Switching options to

control output phase transients

Operates from a 10MHz to 40MHz fundamental-mode crystal

Generates 8 LVPECL/LVDS/HCSL or 16 LVCMOS output clocks

•

Output frequencies ranging from 8kHz up to 1.0GHz (diff)

•

Output frequencies ranging from 8kHz to 250MHz (LVCMOS)

•

Four General Purpose I/O pins with optional support for status &

control:

•

Four Output Enable control inputs may be mapped to any of the

eight outputs

•

Lock, Holdover & Loss-of-Signal status outputs

•

Open-drain Interrupt pin

Nine programmable PLL loop bandwidth settings from 1.4Hz to

360Hz.

•

Optional Fast Lock function

Programmable output phase delays in steps as small as 16ps

C or via external I

C EEPROM

Bypass clock paths for system tests

Power supply modes

/ V

CCA

/ V

CCO

3.3V / 3.3V / 3.3V

3.3V / 3.3V / 2.5V

3.3V / 3.3V / 1.8V (LVCMOS)

2.5V / 2.5V / 3.3V

2.5V / 2.5V / 2.5V

2.5V / 2.5V / 1.8V (LVCMOS)

-40°C to 85°C ambient operating temperature

Package: 56QFN, lead-free RoHs (6)

Typical Applications

•

OTN or SONET / SDH equipment Line cards (up to OC-192, and

supporting FEC ratios)

OTN de-mapping (Gapped Clock and DCO mode)

Gigabit and Terabit IP switches / routers including support of

Synchronous Ethernet

SyncE (G.8262) applications

Wireless base station baseband

Data communications

100G Ethernet

•

January 31, 2018

8T49N285-996NLGI相似产品对比

	8T49N285-996NLGI	8T49N285-998NLGI8	8T49N285A-998NLGI	8T49N285-999NLGI	8T49N285-996NLGI8	8T49N285A-999NLGI8
描述	PLL/Frequency Synthesis Circuit, PQCC56	Clock Synthesizer / Jitter Cleaner Universal Frequency Translator	Clock Synthesizer / Jitter Cleaner FemtoClock NG UFT GR.1244 Stratum	Clock Synthesizer / Jitter Cleaner UFT 38.88MHz 11.25Hz 1Byte 2.5V Mix LVDS	PLL/Frequency Synthesis Circuit, PQCC56	Clock Synthesizer / Jitter Cleaner FemtoClock NG UFT GR.1244 Stratum
是否Rohs认证	符合	符合	-	符合	符合	-
包装说明	HVQCCN,	VFQFN-56	-	HVQCCN,	HVQCCN,	-
Reach Compliance Code	compliant	compliant	-	compliant	compliant	-
其他特性	IT ALSO OPERATES AT 3.3V NOMINAL SUPPLY	IT ALSO OPERATES AT 3.3V NOMINAL SUPPLY	-	IT ALSO OPERATES AT 3.3V NOMINAL SUPPLY	IT ALSO OPERATES AT 3.3V NOMINAL SUPPLY	-
JESD-30 代码	S-XQCC-N56	S-XQCC-N56	-	S-XQCC-N56	S-XQCC-N56	-
JESD-609代码	e3	e3	-	e3	e3	-
长度	8 mm	8 mm	-	8 mm	8 mm	-
端子数量	56	56	-	56	56	-
最高工作温度	85 °C	85 °C	-	85 °C	85 °C	-
最低工作温度	-40 °C	-40 °C	-	-40 °C	-40 °C	-
最大输出时钟频率	1000 MHz	1000 MHz	-	1000 MHz	1000 MHz	-
封装主体材料	UNSPECIFIED	UNSPECIFIED	-	UNSPECIFIED	UNSPECIFIED	-
封装代码	HVQCCN	HVQCCN	-	HVQCCN	HVQCCN	-
封装形状	SQUARE	SQUARE	-	SQUARE	SQUARE	-
封装形式	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	-	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	-
峰值回流温度（摄氏度）	260	260	-	260	260	-
主时钟/晶体标称频率	40 MHz	40 MHz	-	40 MHz	40 MHz	-
座面最大高度	1 mm	1 mm	-	1 mm	1 mm	-
最大供电电压	2.625 V	2.625 V	-	2.625 V	2.625 V	-
最小供电电压	2.375 V	2.375 V	-	2.375 V	2.375 V	-
标称供电电压	2.5 V	2.5 V	-	2.5 V	2.5 V	-
表面贴装	YES	YES	-	YES	YES	-
技术	CMOS	CMOS	-	CMOS	CMOS	-
温度等级	INDUSTRIAL	INDUSTRIAL	-	INDUSTRIAL	INDUSTRIAL	-
端子面层	Matte Tin (Sn)	Matte Tin (Sn)	-	Matte Tin (Sn)	Matte Tin (Sn)	-
端子形式	NO LEAD	NO LEAD	-	NO LEAD	NO LEAD	-
端子节距	0.5 mm	0.5 mm	-	0.5 mm	0.5 mm	-
端子位置	QUAD	QUAD	-	QUAD	QUAD	-
处于峰值回流温度下的最长时间	30	30	-	30	30	-
宽度	8 mm	8 mm	-	8 mm	8 mm	-
uPs/uCs/外围集成电路类型	CLOCK GENERATOR, PROCESSOR SPECIFIC	CLOCK GENERATOR, PROCESSOR SPECIFIC	-	CLOCK GENERATOR, PROCESSOR SPECIFIC	CLOCK GENERATOR, PROCESSOR SPECIFIC	-

8T49N285-996NLGI