电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74LVC1G32GX125

产品描述Logic Gates 74LVC1G32GX/X2SON5/REEL 7" Q3/
产品类别半导体    逻辑   
文件大小787KB,共19页
制造商NXP(恩智浦)
官网地址https://www.nxp.com
下载文档 详细参数 选型对比 全文预览

74LVC1G32GX125在线购买

供应商 器件名称 价格 最低购买 库存  
74LVC1G32GX125 - - 点击查看 点击购买

74LVC1G32GX125概述

Logic Gates 74LVC1G32GX/X2SON5/REEL 7" Q3/

74LVC1G32GX125规格参数

参数名称属性值
产品种类
Product Category
Logic Gates
制造商
Manufacturer
NXP(恩智浦)
RoHSDetails
系列
Packaging
Reel
工厂包装数量
Factory Pack Quantity
10000

文档预览

下载PDF文档
74LVC1G32
Single 2-input OR gate
Rev. 11 — 2 December 2016
Product data sheet
1. General description
The 74LVC1G32 provides one 2-input OR function.
Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of these
devices as translators in mixed 3.3 V and 5 V applications.
Schmitt trigger action at all inputs makes the circuit tolerant of slower input rise and fall
time.
This device is fully specified for partial power-down applications using I
OFF
.
The I
OFF
circuitry disables the output, preventing the damaging backflow current through
the device when it is powered down.
2. Features and benefits
Wide supply voltage range from 1.65 V to 5.5 V
High noise immunity
Complies with JEDEC standard:
JESD8-7 (1.65 V to 1.95 V)
JESD8-5 (2.3 V to 2.7 V)
JESD8-B/JESD36 (2.7 V to 3.6 V)
ESD protection:
HBM JESD22-A114F exceeds 2000 V
MM JESD22-A115-A exceeds 200 V
24
mA output drive (V
CC
= 3.0 V)
CMOS low power consumption
Latch-up performance exceeds 250 mA
Direct interface with TTL levels
Inputs accept voltages up to 5 V
Multiple package options
Specified from
40 C
to +85
C
and
40 C
to +125
C

74LVC1G32GX125相似产品对比

74LVC1G32GX125 74LVC1G32GF132 74LVC1G32GF-H
描述 Logic Gates 74LVC1G32GX/X2SON5/REEL 7" Q3/ Multilayer Ceramic Capacitors MLCC - SMD/SMT 50volts 0.1uF 5% X7R AUTO Logic Gates 3.3V SINGLE 2-INPUT OR GATE
产品种类
Product Category
Logic Gates Logic Gates Logic Gates
制造商
Manufacturer
NXP(恩智浦) NXP(恩智浦) NXP(恩智浦)
RoHS Details Details Details
工厂包装数量
Factory Pack Quantity
10000 5000 5000
系列
Packaging
Reel Reel Cut Tape
产品
Product
- Single-Function Gate Single-Function Gate
Logic Function - OR OR
Logic Family - 74LVC LVC
Number of Gates - 1 Gate 1 Gate
Number of Input Lines - 2 Input 2 Input
Number of Output Lines - 1 Output 1 Output
High Level Output Current - - 32 mA - 32 mA
Low Level Output Current - 32 mA 32 mA
传播延迟时间
Propagation Delay Time
- 2.5 ns 2.5 ns
电源电压-最大
Supply Voltage - Max
- 5.5 V 5.5 V
电源电压-最小
Supply Voltage - Min
- 1.65 V 1.65 V
最小工作温度
Minimum Operating Temperature
- - 40 C - 40 C
最大工作温度
Maximum Operating Temperature
- + 125 C + 125 C
安装风格
Mounting Style
- SMD/SMT SMD/SMT
封装 / 箱体
Package / Case
- XSON XSON
Function - OR OR
高度
Height
- 0.46 mm 0.46 mm
长度
Length
- 1 mm 1 mm
工作电源电压
Operating Supply Voltage
- 1.8 V, 2.5 V, 3.3 V, 5 V 1.8 V, 2.5 V, 3.3 V, 5 V
宽度
Width
- 1 mm 1 mm
TMS320F2802系列的PWM输出
各位请教个问题,TMS320F2802系列的PWM输出管脚能直接输出电压吗?需不需要外接积分电路转换?...
kelywu 单片机
请问下TI商城兑换的礼品什么时候发货?
请问下TI商城兑换的礼品什么时候发货? ...
EricCheng 聊聊、笑笑、闹闹
DSP 的高电平最小值是多少(复位电路)
我看手册上说DSP的高电平最小值是2.4V,对于复位信号XRS是不是也是这样的。如果设计一个RC的复位电路。上接电阻接至3.3V 串联电容接地,那这个R和C的选值,大家一般选多少,...
安_然 DSP 与 ARM 处理器
XILNX杯全国高校创新大赛部分学生参赛作品(2)
WCDMA数字频域干扰抵消器-北京邮电大学...
songbo FPGA/CPLD
模拟CMOS集成电路设计(拉扎维)
此书第14页说:“假设Vgs=Vth时,NMOS衬底反型,那么栅氧化层电容Cox引起的反型电荷密度正比于Vgs减Vth”。我的问题是:为什么反型电荷密度正比于Vgs减Vth,而不是正比于Vgs?...
BasaraTama 模拟电子
430g2553 ADC10通道电压问题
void initial_adc10() { //P1SEL|=BIT5; ADC10CTL0|=ADC10SHT_2+ADC10ON+ADC10IE+MSC;//增大采样时间以保证采样的准确性;取参考电压VCC,AD内核上电,使采样时间为16xADC10CL ......
wuwovicky 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1263  1623  1921  1557  1790  55  49  47  18  2 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved