电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74HCT2G02DP-Q100H

产品描述74HC2G02-Q100; 74HCT2G02-Q100 - Dual 2-input NOR gate TSSOP 8-Pin
产品类别逻辑    逻辑   
文件大小204KB,共12页
制造商Nexperia
官网地址https://www.nexperia.com
下载文档 详细参数 选型对比 全文预览

74HCT2G02DP-Q100H在线购买

供应商 器件名称 价格 最低购买 库存  
74HCT2G02DP-Q100H - - 点击查看 点击购买

74HCT2G02DP-Q100H概述

74HC2G02-Q100; 74HCT2G02-Q100 - Dual 2-input NOR gate TSSOP 8-Pin

74HCT2G02DP-Q100H规格参数

参数名称属性值
Brand NameNexperia
零件包装代码TSSOP
包装说明TSSOP-8
针数8
制造商包装代码SOT505-2
Reach Compliance Codecompliant
系列HCT
JESD-30 代码S-PDSO-G8
长度3 mm
逻辑集成电路类型NOR GATE
湿度敏感等级1
功能数量2
输入次数2
端子数量8
最高工作温度125 °C
最低工作温度-40 °C
封装主体材料PLASTIC/EPOXY
封装代码TSSOP
封装形状SQUARE
封装形式SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度(摄氏度)260
传播延迟(tpd)29 ns
筛选级别AEC-Q100
座面最大高度1.1 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级AUTOMOTIVE
端子形式GULL WING
端子节距0.65 mm
端子位置DUAL
处于峰值回流温度下的最长时间30
宽度3 mm
Base Number Matches1

文档预览

下载PDF文档
74HC2G02-Q100;
74HCT2G02-Q100
Dual 2-input NOR gate
Rev. 2 — 26 July 2018
Product data sheet
1. General description
The 74HC2G02-Q100; 74HCT2G02-Q100 is a dual 2-input NOR gate. Inputs include clamp
diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of
V
CC
.
This product has been qualified to the Automotive Electronics Council (AEC) standard Q100
(Grade 1) and is suitable for use in automotive applications.
2. Features and benefits
Automotive product qualification in accordance with AEC-Q100 (Grade 1)
Specified from -40 °C to +85 °C and from -40 °C to +125 °C
Wide supply voltage range from 2.0 V to 6.0 V
Input levels:
For 74HC2G02-Q100: CMOS level
For 74HCT2G02-Q100: TTL level
Symmetrical output impedance
High noise immunity
Complies with JEDEC standard no. 7A (4.5 V to 5.5 V)
Low power dissipation
Balanced propagation delays
Multiple package options
ESD protection:
MIL-STD-883, method 3015 exceeds 2000 V
HBM JESD22-A114F exceeds 2000 V
MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 Ω)
3. Ordering information
Table 1. Ordering information
Type number
Package
Temperature range
74HC2G02DP-Q100
74HCT2G02DP-Q100
74HC2G02DC-Q100
74HCT2G02DC-Q100
-40 °C to +125 °C
VSSOP8
-40 °C to +125 °C
Name
TSSOP8
Description
plastic thin shrink small outline package;
8 leads; body width 3 mm; lead length 0.5 mm
plastic very thin shrink small outline package;
8 leads; body width 2.3 mm
Version
SOT505-2
SOT765-1

74HCT2G02DP-Q100H相似产品对比

74HCT2G02DP-Q100H 74HCT2G02DC-Q100H 74HC2G02DP-Q100H
描述 74HC2G02-Q100; 74HCT2G02-Q100 - Dual 2-input NOR gate TSSOP 8-Pin 74HC2G02-Q100; 74HCT2G02-Q100 - Dual 2-input NOR gate SSOP 8-Pin 74HC2G02-Q100; 74HCT2G02-Q100 - Dual 2-input NOR gate TSSOP 8-Pin
Brand Name Nexperia Nexperia Nexperia
零件包装代码 TSSOP SSOP TSSOP
包装说明 TSSOP-8 VSSOP-8 TSSOP,
针数 8 8 8
制造商包装代码 SOT505-2 SOT765-1 SOT505-2
Reach Compliance Code compliant compliant compliant
系列 HCT HCT HC/UH
JESD-30 代码 S-PDSO-G8 R-PDSO-G8 S-PDSO-G8
长度 3 mm 2.3 mm 3 mm
逻辑集成电路类型 NOR GATE NOR GATE NOR GATE
湿度敏感等级 1 1 1
功能数量 2 2 2
输入次数 2 2 2
端子数量 8 8 8
最高工作温度 125 °C 125 °C 125 °C
最低工作温度 -40 °C -40 °C -40 °C
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 TSSOP VSSOP TSSOP
封装形状 SQUARE RECTANGULAR SQUARE
封装形式 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH SMALL OUTLINE, VERY THIN PROFILE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度(摄氏度) 260 260 260
传播延迟(tpd) 29 ns 29 ns 110 ns
筛选级别 AEC-Q100 AEC-Q100 AEC-Q100
座面最大高度 1.1 mm 1 mm 1.1 mm
最大供电电压 (Vsup) 5.5 V 5.5 V 6 V
最小供电电压 (Vsup) 4.5 V 4.5 V 2 V
标称供电电压 (Vsup) 5 V 5 V 5 V
表面贴装 YES YES YES
技术 CMOS CMOS CMOS
温度等级 AUTOMOTIVE AUTOMOTIVE AUTOMOTIVE
端子形式 GULL WING GULL WING GULL WING
端子节距 0.65 mm 0.5 mm 0.65 mm
端子位置 DUAL DUAL DUAL
处于峰值回流温度下的最长时间 30 30 30
宽度 3 mm 2 mm 3 mm
Base Number Matches 1 1 1
找书
本帖最后由 paulhyde 于 2014-9-15 09:19 编辑 RT,《常用电路模块分析与设计指导》,清华大学出版社,谢谢。 ...
toughie 电子竞赛
STM32F207 的SDIO模式挂在的FATFS只能创建文件,而不能写文件!
代码如下: FRESULT result; FATFS fs; FIL file1; DIR DirInf; uint32_t bw; char aa = "12345678"; result = f_mount(0, &fs); /* Mount a logical drive */ if (res ......
mxfggg stm32/stm8
02_使用Quartus II Timequest时序分析器约束分析设计
02_使用Quartus II Timequest时序分析器约束分析设计 ...
雷北城 FPGA/CPLD
印刷电路板的图像分割
1 前沿 阈值分割是图像预处理中关键的步骤,实质是对每一个象素点确定一个阈值,根据阈值决定当前象素是前景还是背景点,目前,已有大量的阈值处理方法,比如全局阈值和局域阈值,是最简单的 ......
songrisi PCB设计
新手求助
dsp中view下面的graph后面的选项是灰色的是怎么回事? 我想看输出的波形 可不可以???新手 各种不懂。。。。...
liubuwei8888 DSP 与 ARM 处理器
请版主帮忙确认
现在需要同时使用SPI接口主模式和串口的智能卡模式,看了勘误表,SPI1和SPI2的主从模式都和串口2、串口3的同步模式冲突,请问版主,确认! 如果可以么?怎么分配? 谢谢!...
owentangye stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1568  1926  2281  1222  1397  42  46  32  28  9 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved