5962-8946901YX概述

UV PLD, 55ns, 48-Cell, CMOS, CPGA68, WINDOWED, CERAMIC, PGA-68

5962-8946901YX规格参数

参数名称	属性值
是否Rohs认证	不符合
厂商名称	Altera (Intel)
零件包装代码	PGA
包装说明	WPGA, PGA68,11X11
针数	68
Reach Compliance Code	unknown
ECCN代码	3A001.A.2.C
其他特性	MACROCELLS INTERCONNECTED BY GLOBAL AND/OR LOCAL BUS; 48 MACROCELLS; 4 EXTERNAL CLOCKS
最大时钟频率	22.2 MHz
系统内可编程	NO
JESD-30 代码	S-CPGA-P68
JESD-609代码	e4
JTAG BST	NO
长度	27.94 mm
专用输入次数	12
I/O 线路数量	48
宏单元数	48
端子数量	68
最高工作温度	125 °C
最低工作温度	-55 °C
组织	12 DEDICATED INPUTS, 48 I/O
输出函数	MACROCELL
封装主体材料	CERAMIC, METAL-SEALED COFIRED
封装代码	WPGA
封装等效代码	PGA68,11X11
封装形状	SQUARE
封装形式	GRID ARRAY, WINDOW
电源	5 V
可编程逻辑类型	UV PLD
传播延迟	55 ns
认证状态	Not Qualified
筛选级别	38535Q/M;38534H;883B
座面最大高度	3.81 mm
最大供电电压	5.5 V
最小供电电压	4.5 V
标称供电电压	5 V
表面贴装	NO
技术	CMOS
温度等级	MILITARY
端子面层	GOLD
端子形式	PIN/PEG
端子节距	2.54 mm
端子位置	PERPENDICULAR
宽度	27.94 mm
Base Number Matches	1

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件