240-383JXM25-19PSCENN,240-383JXM25-19PSCENN pdf中文资料,240-383JXM25-19PSCENN引脚图,240-383JXM25-19PSCENN电路-Datasheet-电子工程世界

240-383JXM25-19PSCENN: 产品描述MIL Series Connector, 19 Contact(s), Composite, Male, Solder Terminal, Receptacle; 产品类别连接器连接器; 文件大小363KB，共2页; 制造商Glenair; 官网地址http://www.glenair.com/; 标准

下载文档详细参数全文预览

240-383JXM25-19PSCENN概述

MIL Series Connector, 19 Contact(s), Composite, Male, Solder Terminal, Receptacle

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Glenair
Reach Compliance Code	compliant
其他特性	STANDARD: MIL-DTL-38999, EMI/RFI SHIELDED
后壳类型	SOLID
主体/外壳类型	RECEPTACLE
连接器类型	MIL SERIES CONNECTOR
联系完成配合	GOLD (50) OVER NICKEL
联系完成终止	GOLD (50) OVER NICKEL
触点性别	MALE
触点材料	BERYLLIUM COPPER
耦合类型	SNAP
DIN 符合性	NO
空壳	NO
环境特性	CORROSION/ENVIRONMENT/FLUID/IMMERSION/VIBRATION RESISTANT
滤波功能	YES
IEC 符合性	NO
JESD-609代码	e4
MIL 符合性	YES
制造商序列号	240-383J
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	NO
安装类型	PANEL
选件	WATERPROOF
外壳面层	NICKEL PLATED
外壳材料	COMPOSITE
外壳尺寸	25
端接类型	SOLDER
触点总数	19
Base Number Matches	1

关于ffmepg做mux复用的存储数据的提取（转网络或者其他）: [color=#000][font=微软雅黑]1、添加1个缓存区[/font][/color][color=#000][font=微软雅黑]在libavformat/avio.h中的AVIOContext结构体中添加[/font][/color][color=#000][font=微软雅黑][table=98%,inherit][tr=inherit][td][backcolor=inherit]...; Ternence.Hsu DSP 与 ARM 处理器

AD844的2、5脚的电流为什么不相等？？？: AD844的2、5脚的电流为什么不相等？？？2脚是个变化的电流，5脚是个固定的电流，怎么回事？？...; laifeipeng 模拟电子

【视频】一拖三－巨牛的空调内外机解决方案: 做过空调的人，都知道目前大多的解决方案是内机和外机是通过不同的电机控制板来进行控制。[color=#222222][backcolor=rgb(238, 238, 238)]这样的结果就是成本升高，设计复杂，维修困难。[/backcolor][/color]飞思卡尔针对这种情况，开发了一种基于DSC的单板电机解决方案。这个方案中内机和外机的控制部分集成在一个控制板中。视频中是一个真实的空调内机和...; qinkaiabc NXP MCU

【好书推荐】[学通C语言的24堂课].刘彬彬&孙秀梅.扫描版: [align=left][b][color=#525252][font=宋体][size=9.0pt]中文名[/size][/font][/color][/b][color=#525252][font="][size=9.0pt]:[/size][/font][/color][color=#525252][font=宋体][size=9.0pt]学通[/size][/font][/colo...; qinkaiabc 编程基础

UCF文件中时序约束的语法: 约束UCF文件，从Constrains Editor直接输入是最方便、最直接的添加约束的方法了。我总结了以下几种常用的语法： 2 \- i: Tu/ Q! k2 u" T2 v* r; H" M$ `" A6 Q7 s4 x1）周期约束 ; n, M$ i6 B! t: {约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据PERIOD约束检查时钟域内所有同步元件的时序是否满足要求，...; eeleader FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多