ESA06DRMW,ESA06DRMW pdf中文资料,ESA06DRMW引脚图,ESA06DRMW电路-Datasheet-电子工程世界

ESA06DRMW: 产品描述Card Edge Connector, 12 Contact(s), 2 Row(s), Straight, 0.125 inch Pitch, Wire Wrap Terminal, Hole .125-.137, Receptacle; 产品类别连接器连接器; 文件大小166KB，共2页; 制造商Sullins Connector Solutions; 标准

下载文档详细参数全文预览

ESA06DRMW概述

Card Edge Connector, 12 Contact(s), 2 Row(s), Straight, 0.125 inch Pitch, Wire Wrap Terminal, Hole .125-.137, Receptacle

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
Objectid	1157290763
Reach Compliance Code	compliant
ECCN代码	EAR99
YTEOL	6.65
其他特性	LOOP BELLOWS TYPE
板上安装选件	MOUNTING FLANGE
主体宽度	0.37 inch
主体深度	0.61 inch
主体长度	1.555 inch
主体/外壳类型	RECEPTACLE
连接器类型	CARD EDGE CONNECTOR
联系完成配合	NOT SPECIFIED
联系完成终止	Gold (Au) - with Nickel (Ni) barrier
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点电阻	10 mΩ
触点样式	BELLOWED TYPE
介电耐压	800VDC V
最大插入力	4.448 N
绝缘电阻	5000000000 Ω
绝缘体材料	POLYBUTYLENE TEREPHTHALATE
JESD-609代码	e4
插接触点节距	0.125 inch
安装选项1	HOLE .125-.137
安装选项2	FLUSH
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	130 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	6.35 mm
电镀厚度	10u inch
额定电流（信号）	3 A
参考标准	UL, CSA
端子长度	0.56 inch
端子节距	3.175 mm
端接类型	WIRE WRAP
触点总数	12
撤离力-最小值	.278 N

为什么我没买东西，芯币却一直在减少啊: :funk:为什么我没买东西，芯币却一直在减少啊是不是给人评了威望就会减芯币的哇[[i] 本帖最后由 l0700830216 于 2012-6-7 11:03 编辑 [/i]]...; l0700830216 为我们提建议&公告

关于LED死灯的原因探究: [color=black]LED不亮就是行业内的人说的死灯现象,其原因不外是两种情况：　　一，LED的漏电流过大造成PN结失效，使LED灯点不亮，这种情况一般不会影响其它的LED灯的工作；　　二，LED灯的内部连接引线断开，造成LED无电流通过而产生死灯，这种情况会影响其它的LED灯的正常工作，原因是由于LED灯工作电压低（红黄橙LED工作电压1.8V-2.2V,蓝绿白LED工作电压2.8-3.2...; qwqwqw2088 LED专区

DXP作品大片,让你看过够~~~: [i=s] 本帖最后由 jwyx 于 2016-8-26 18:37 编辑 [/i]大家好:handshake=================================================================================================================================================...; jwyx PCB设计

推荐：NS最新的FPGA 电源系统架构设计工具: 在网上看到NS推出了一款最新的FPGA电源系统设计工具，便忙不迭地体验了一下，感觉还不错：大家可以体验一下：http://www.national.com/analog/webench/fpga_power_architect这个工具的主要功能就是：帮助你设计fpga部分电源。根据不同的设计要求给出不同电源的参考设计。主要就是从这三个方面去考虑的，想法非常的不错大小：对电源部分所占用的pcb面积...; clark FPGA/CPLD

microbit扩展板，采用RJ11头，含所有资料: [table=98%][tr][td]原理图采用Cadence SPB 16.6PCB采用PADS9.5[b][color=#5E7384]此内容由EEWORLD论坛网友[size=3]li603672183[/size]原创，如需转载或用于商业用途需征得作者同意并注明出处[/color][/b][/td][/tr][/table]...; li603672183 MicroPython开源版块

关于FPGA学习的困惑？？！！: 大家好，我是一名在校学生，学习FPGA也有3个月时间了吧，从刚开始看VHDL和verilog到看一些代码或自己写一些小的代码到现在自己调试一个存储装置。期间有一些收获，但是困惑大于收获，感觉现在每进行一步，都感到力不从心。比如我现在调试的这个闪存的代码，老是出现不定态，也不知道哪里出现问题了，现在将一些困惑说一下，希望路过的高手能指点一下，谢谢！！1、关于综合的困惑代码语法上没有错误，但怎么样看...; eeleader FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多