0805J2000153KXC,0805J2000153KXC pdf中文资料,0805J2000153KXC引脚图,0805J2000153KXC电路-Datasheet-电子工程世界

0805J2000153KXC: 产品描述Ceramic Capacitor, Multilayer, Ceramic, 200V, 10% +Tol, 10% -Tol, X7R, 15% TC, 0.015uF, Surface Mount, 0805, CHIP; 产品类别无源元件电容器; 文件大小151KB，共4页; 制造商Syfer; 标准

下载文档详细参数全文预览

0805J2000153KXC概述

Ceramic Capacitor, Multilayer, Ceramic, 200V, 10% +Tol, 10% -Tol, X7R, 15% TC, 0.015uF, Surface Mount, 0805, CHIP

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
Objectid	1971906223
包装说明	, 0805
Reach Compliance Code	compliant
ECCN代码	EAR99
电容	0.015 µF
电容器类型	CERAMIC CAPACITOR
介电材料	CERAMIC
高度	1.3 mm
JESD-609代码	e3
长度	2 mm
制造商序列号	0805
安装特点	SURFACE MOUNT
多层	Yes
负容差	10%
端子数量	2
最高工作温度	125 °C
最低工作温度	-55 °C
封装形状	RECTANGULAR PACKAGE
封装形式	SMT
包装方法	BULK CASSETTE
正容差	10%
额定（直流）电压（URdc）	200 V
系列	0805(200/250,X7R)
尺寸代码	0805
表面贴装	YES
温度特性代码	X7R
温度系数	15% ppm/°C
端子面层	Matte Tin (Sn) - with Nickel (Ni) barrier
端子形状	WRAPAROUND
宽度	1.25 mm

Linux世界的悲惨经历: 接触了Linux两年了，发生了很多事情，大多数都是不愉快的，今天可能有点上火，突然间迷失了Linux存在的意义，好像它的意义是：只能作为一个传说作为一个开发和使用者，我实在忍无可忍；给客户画一个流程图，画了几个小时结果一团糟，还是在WINDOWS重作了一遍；编辑器用的WINE安装的windows的sourceinsight，发现没有一个像样的Linux编辑环境；QQ软件用了早已停止开发的Ubunt...; yaoyabad Linux与安卓

谢谢eric_wang回复，不知道能否解封: [i=s] 本帖最后由 NB88 于 2015-5-15 20:28 编辑 [/i]收到[url=https://home.eeworld.com.cn/space-uid-476285.html][color=#0066cc]eric_wang[/color][/url]的回复，谢谢！根据你的提示，我有个ID有些违规，但另外一个肯定没有违规的，接连封我两个，提醒或者屏蔽帖子就知道了，又没有经常违规...; NB88 为我们提建议&公告

android wifi 移植学习: 先百度一下多看几个别人的文章，然后自己来试试看。[url=http://wenku.baidu.com/view/7221e1d1b9f3f90f76c61b20.html]http://wenku.baidu.com/view/7221e1d1b9f3f90f76c61b20.html[/url]——这个是marvel8686 android wifi移植的文章，还是不错的，比较适合入门初学者...; Wince.Android Linux与安卓

arm的jtag小板上复位电路三极管作用？: 现在调试arm都要用jtag，常用的是wigger jtag，我看上面就是一个244，然后就是一些上拉电阻。我在网上看有的电路图有2中情况：情况1：PC并口的DB2经过一个三极管，然后连到jtag的rst信号，情况2：PC并口的DB2先经过244，然后从244出来后再经过一个三极管，然后连到jtag的rst信号，不知道这个三极管的作用是什么？需不需要过244？手头的jtag板没有焊三极管，想去市场...; tianhao ARM技术

Altera的FPGA和CPLD的芯的电子显微镜照片（骏龙科技西安办事处拍摄）: die1是EP2S60的芯，die2是EPM240的芯。因为芯一直裸露，所以照片上有点杂物，同时pad上有氧化的痕迹。eeworldpostqq...; xiefei FPGA/CPLD

ISE初学问题求助？: ERROR: The Top module has not been specified. This can happen if no sources have been added to the project,是什么意思？...; beijing2008lina FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多