VI-RCN32M-EYXWH1,VI-RCN32M-EYXWH1 pdf中文资料,VI-RCN32M-EYXWH1引脚图,VI-RCN32M-EYXWH1电路-Datasheet-电子工程世界

VI-RCN32M-EYXWH1: 产品描述DC-DC Regulated Power Supply Module, 3 Output, Hybrid, PACKAGE-20; 产品类别电源/电源管理电源电路; 文件大小147KB，共4页; 制造商VICOR; 官网地址http://www.vicorpower.com/

下载文档详细参数全文预览

VI-RCN32M-EYXWH1概述

DC-DC Regulated Power Supply Module, 3 Output, Hybrid, PACKAGE-20

参数名称	属性值
是否Rohs认证	不符合
Objectid	145003242353
包装说明	,
Reach Compliance Code	not_compliant
Country Of Origin	USA
ECCN代码	EAR99
Date Of Intro	2017-11-21
YTEOL	8.6
模拟集成电路 - 其他类型	DC-DC REGULATED POWER SUPPLY MODULE
认证	CE, TUV, UL, VDE, CSA, IEC
最大输入电压	76 V
最小输入电压	36 V
标称输入电压	48 V
JESD-30 代码	R-XXMA-X20
长度	219.2 mm
最大电网调整率	0.5%
最大负载调整率	0.5%
功能数量	1
输出次数	3
端子数量	20
最大输出电压	26.4 V
最小输出电压	12 V
标称输出电压	24 V
封装主体材料	UNSPECIFIED
封装形状	RECTANGULAR
封装形式	MICROELECTRONIC ASSEMBLY
保护	OUTPUT OVER VOLTAGE
表面贴装	NO
技术	HYBRID
端子形式	UNSPECIFIED
端子位置	UNSPECIFIED
最大总功率输出	225 W
微调/可调输出	YES
宽度	187.45 mm

今天上午10:00 有奖直播：市场环境不确定，为物联网设备保驾护航英飞凌很确定: 今天上午10:00 有奖直播：市场环境不确定，为物联网设备保驾护航英飞凌很确定点击进入直播直播时间：7月30日上午10:00-11:30直播主题：市场环境不确定，为物联网设备保驾护航英飞凌很确定直播介绍：为了避免黑客利用IOT设备作为入口入侵物联网云平台，从而对平台实施攻击，IOT设备身份的唯一性是必不可少的条件。英飞凌全新的OPTIGA Trust M解决方案可帮助IoT设备制造商与云计算服务...; EEWORLD社区 RF/无线

mini2440之Linux进化图: 虽然友善之臂为mini2440提供了比较完善的Linux-2.6.29内核，但Linux官方内核对mini2440的支持却有另一番发展景况。从U-boot开始，到移植openmoko，以及加入Linux标准内核数，这里已经形成了基于mini2440个一个完善的100% open开发平台，请看下图为其进化图程。感兴趣的可以看看并体验真正的Linux社区是如何发展一个新平台的，相信会让你对open s...; xyz.eeworld Linux与安卓

【求助】msp430的adc12转换的问题: 我是个新手，刚学用msp430.用其中的adc12进行数据采集。我认为问题可能出现在其中 ADC12CTL0中的MSC位的使用。当用单通道连续采集模式不使用该位，时钟用4M的MCLK，采集的数据正确。当加上MSC 位时就很不正确了。当用多通道（两通道）连续采集模式不使用MSC位，则不进行采集。使用MSC则数据很不正确。使用的是时钟中断来读取采集结果。调试了好久都不行，故求救大侠。部分源程序如下：/...; ufo2007 微控制器 MCU

WEBENCH设计指南: [font=宋体][size=5][b][color=#ff0000]第 1 步：[/color][/b]登录[url=http://www.ti.com.cn/]ti.com.cn[/url]，找到[url=http://www.ti.com.cn/lsds/ti_zh/analog/webench/overview.page]WEBENCH 设计界面[/url]，输入所需电气参数，点击“开始设...; EEWORLD社区模拟与混合信号

sdram读写问题: 在sdram读写试验中参考了特权同学的程序，其中在data_gen模块中：reg wr_done; //所有数据写入sdram完成标志位always @(posedge clk or negedge rst_n)if(!rst_n) wr_done <= 1'b0;else if(addr == 19'h7ffff) wr_done <= 1'b1;assign syswr_done = wr_d...; ole007 EE_FPGA学习乐园

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多