BC051C331MZB1SA1,BC051C331MZB1SA1 pdf中文资料,BC051C331MZB1SA1引脚图,BC051C331MZB1SA1电路-Datasheet-电子工程世界

BC051C331MZB1SA1: 产品描述Ceramic Capacitor, Multilayer, Ceramic, 100V, 20% +Tol, 20% -Tol, X7R, 15% TC, 0.00033uF, Surface Mount, 0805, CHIP; 产品类别无源元件电容器; 文件大小141KB，共8页; 制造商AVX

下载文档详细参数全文预览

BC051C331MZB1SA1概述

Ceramic Capacitor, Multilayer, Ceramic, 100V, 20% +Tol, 20% -Tol, X7R, 15% TC, 0.00033uF, Surface Mount, 0805, CHIP

STM32网络之SMI接口: 1以太网简介STM32F20X和STM32F21的以太网外设可接受和发送数据按照IEE802.3-2002标准。以太网提供一个完整的、灵活的外设去满足不同应用和要求。它支持与外部相连(PHY)的两个标准的工业接口：默认情况使用在IEEE802.3规范中定义的独立介质接口(MII)和精简介质独立接口(RMII)。它可以被用于大量的需求，例如开关(交换机)、网络接口卡等等。以太网满足下列标准：● IE...; 嵌入式enjoy stm32/stm8

Verilog避免锁存器的一种方法: 为避免锁存器，可以在ALWAYS块中对变量预先进行无条件默认赋值，如下：这是比较简单避免锁存器的方法，个人觉得即使默认赋值了也应该在判断语句中写全变量。下面是一个代码书写风格，个人觉得不错。注：下面程序中N为三位的input，即input [3:0] N；这个对齐挺实用的~~...; eeleader FPGA/CPLD

Cyclone3 I/O逻辑电平兼容问题: 我把FPGA的3、4、5、6bank用于与DDR1接口相连接。DDR的I/O电压是2.5V，可是FPGA的这几个bank的VCCIO我却都连到3.3V上了。这对后续的电路设计会造成什么影响呢？在判决DDR传输过来的0/1数据时会出错么？我好像有看到说cyclone3的IO口是2.5V和3.3V兼容的，是什么意思呢？对于我现在这个问题有帮助吗？急急急！[[i] 本帖最后由 happysheep224...; happysheep224 FPGA/CPLD

CC3200-LAUNCHXL 开发板: 该开发板资料很齐全上手还是比较容易的。我这边的平台搭建使用的IAR7.2.0 +cc3200sdk-1.3.0-windows-installer.exe +CC3x00ServicePack-1.0.1.13-2.11.0.1-windows-installer.exe。安装好cc3200sdk-1.3.0后安装目录下有很多资料（包括：大量例程，例程说明，协议栈，OS系统等等...）如下图：下面...; Jacktang 无线连接

pcb库: 现需更改一别人LAY好板的PCB元件封装，我在库里有做好元件封装，但到PCB修改时看不到画好的元件封装，我是新手，求大神指教下，谢谢！[img]data:image/png;base64,iVBORw0KGgoAAAANSUhEUgAAAlcAAAGYCAIAAADgD1AvAAAABmJLR0QA/wD/AP+gvaeTAAAACXBIWXMAAA7EAAAOxAGVKw4bAAAgAElEQV...; 星空198711 PCB设计

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多