HV73V2ARTTE2553D,HV73V2ARTTE2553D pdf中文资料,HV73V2ARTTE2553D引脚图,HV73V2ARTTE2553D电路-Datasheet-电子工程世界

HV73V2ARTTE2553D: 产品描述Fixed Resistor, 0.25W, 255000ohm, 400V, 0.5% +/-Tol, 100ppm/Cel, Surface Mount, 0805, CHIP; 产品类别无源元件电阻器; 文件大小264KB，共2页; 制造商KOA(兴亚); 标准

下载文档详细参数全文预览

HV73V2ARTTE2553D概述

Fixed Resistor, 0.25W, 255000ohm, 400V, 0.5% +/-Tol, 100ppm/Cel, Surface Mount, 0805, CHIP

电网自动化：电网快速发展的光明前景: 电动汽车可通过双向充电器为您的住宅供电。智能仪表可帮助您降低水费。无线传感器可在灯光熄灭前检测到故障变压器。美国电网的发展前景一片光明：更少的停电期、更高的效率、更多的可再生能源，从而确保了智能配电的实现。在全国范围内，各州和各公用事业公司正逐步将过时的机电基础设施转变为一个自动化、智能化和动态化的系统。我公司的系统与营销经理Amit Kumbasi表示，“使用长电缆来监控电网资产（包括输电与配电...; alan000345 TI技术论坛

5V晶振能串电阻给3.3V CPLD使用吗: [i=s] 本帖最后由 tcxz111 于 2016-12-13 09:36 编辑 [/i]5V晶振是给CAN控制器用的，因为时序原因，希望CPLD和CAN控制器能够同步，CAN需要5V, CPLD需要3.3V，晶振选用的5V的，可以通过串个电阻直接给3.3V的CPLD吗？目前串了470Ω，CPLD侧管脚是4V。长时间用担心晶振或CPLD会烧坏？或影响寿命。请问还有其他什么办法？谢谢！后来又串了个...; tcxz111 FPGA/CPLD

偶数个非门进行短暂的延时防止优化的问题: 请问一下假如vhdl写一个用偶数个非门进行短暂的延时然后输出为了防止综合优化该模块，可在模块中加综合约束注释部分的语句是什么呢？我知道verilog中可以用/*synthesis attribute keep a true*/ 但是在VHDL中呢？是什么语句呀？大牛，请知道的不辞指教！...; eeleader FPGA/CPLD

安森美0.55mm封装DC/DC转换器适用于便携设备: 安森美半导体(ON Semiconductor)日前推出同步DC/DC降压转换器NCP1526，集成了低噪声低压降稳压器(LDO)，采用独特的0.55mm超薄DFN封装，是便携式应用的选择方案之一。该器件专为便携式媒体播放器(PMP)、MP3播放器、手机中数字多媒体广播(DMB)或手持终端数字视频广播(DVB-H)芯片组等多媒体便携式设备的应用微处理器供电。NCP1526集成降压转换器接受2.7V...; fighting 模拟电子

FPGA烧录失败: PCBA相关电压测试正常：出现附件的页面，是什么原因啊？[img=0,1]file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\164484884\QQ\WinTemp\RichOle\0PHPASDMZ~%H)NZ5X]ZYZ1A.png[/img][img]file:///C:\Users\Administrator\AppD...; dsun512 Altera SoC

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多