8392VAMG100GTN38E0,8392VAMG100GTN38E0 pdf中文资料,8392VAMG100GTN38E0引脚图,8392VAMG100GTN38E0电路-Datasheet-电子工程世界

8392VAMG100GTN38E0: 产品描述CAP,AL2O3,3.9MF,400VDC,20% -TOL,20% +TOL; 产品类别无源元件电容器; 文件大小635KB，共4页; 制造商Fenghua (HK) Electronics Ltd

下载文档详细参数全文预览

8392VAMG100GTN38E0概述

CAP,AL2O3,3.9MF,400VDC,20% -TOL,20% +TOL

参数名称	属性值
Objectid	1194754030
包装说明	,
Reach Compliance Code	unknown
ECCN代码	EAR99
YTEOL	6.98
电容	3900 µF
电容器类型	ALUMINUM ELECTROLYTIC CAPACITOR
直径	76 mm
介电材料	ALUMINUM
长度	100 mm
制造商序列号	GT
负容差	20%
端子数量	2
最高工作温度	85 °C
最低工作温度	-25 °C
封装形式	Screw Ends
包装方法	Bulk
极性	POLARIZED
正容差	20%
额定（直流）电压（URdc）	400 V
纹波电流	10700 mA
系列	GT

24G雷达整套开发方案: 请问谁家有对24G雷达进行全套开发的，请联系QQ[url=mailto:13380331958@163.com]3[/url]82755418，多谢！...; qylin 汽车电子

全面解析四种高速存储接口谁能把SATA拍在沙滩上？: 转自[url]http://ee.ofweek.com/2015-12/ART-8110-2809-29035734.html[/url]凭借更快的数据传输速度、更小的空间占用以及更远的传输距离，SATA接口在几年前成功干掉IDE接口，成为了市面上最主流的存储接口。但随着技术的进步与存储厂商的不断发掘，SATA的潜力已经被开发殆尽，已经成为了众所周知的“阻碍固态硬盘发展瓶颈”。OFweek[url...; 白丁 FPGA/CPLD

如何修正时序约束中slack为负的问题: [font=Verdana, Helvetica, Arial, sans-serif]我已经在sdc文件中做了约束了create_clock -name {iclk_27M} -period 37.000 -waveform { 0.000 18.500 } [get_ports {iclk_27M}]但是它的slack还是负的这个应该咋解决啊[/font]...; 3008202060 FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ