78299-056HLF,78299-056HLF pdf中文资料,78299-056HLF引脚图,78299-056HLF电路-Datasheet-电子工程世界

78299-056HLF: 产品描述Board Connector, 56 Contact(s), 2 Row(s), Male, Right Angle, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, LEAD FREE; 产品类别连接器连接器; 文件大小217KB，共4页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/; 标准

下载文档详细参数全文预览

78299-056HLF概述

Board Connector, 56 Contact(s), 2 Row(s), Male, Right Angle, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, LEAD FREE

参数名称	属性值
是否Rohs认证	符合
Objectid	2143732199
包装说明	LEAD FREE
Reach Compliance Code	compliant
ECCN代码	EAR99
YTEOL	9.1
主体宽度	0.24 inch
主体深度	0.268 inch
主体长度	5.6 inch
连接器类型	BOARD CONNECTOR
联系完成配合	NICKEL PALLADIUM GOLD (30) OVER NICKEL
联系完成终止	NICKEL PALLADIUM GOLD OVER NICKEL
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
DIN 符合性	NO
滤波功能	NO
IEC 符合性	NO
绝缘体颜色	BLACK
JESD-609代码	e4
MIL 符合性	NO
制造商序列号	78299
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
混合触点	NO
安装选项1	LOCKING
安装方式	RIGHT ANGLE
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
选件	GENERAL PURPOSE
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	30u inch
参考标准	UL
可靠性	COMMERCIAL
端子长度	0.12 inch
端子节距	2.54 mm
端接类型	SOLDER
触点总数	56
UL 易燃性代码	94V-0

Wince RAS拨号属性的设置: 在Wince里创建了cmnet进行GPRS拨号连接，但是连接属性里的拨号地点默认是“单位”，这样会导致拨号码前多了一个“9”，变成“9，*99***1#”，拨号连接不成功。必须手动将拨号地点改为“住宅”才行。请问大家，如何设置能够使拨号地点默认为“住宅”，这样创建的cmnet可以直接使用。谢谢。...; lsbhjl WindowsCE

特权同学写的sdram控制器读出的数据全是FF？: 最近在用特权同学写的sdram控制器，但是串口读出的数据全是FF，不知道出错在什么地方？用没用过调通的朋友，不吝赐教，万分感谢啊...; baoluo8663 FPGA/CPLD

lstAdd的使用问题！: SESSION_POS_S *pTestpos1, *pTestpos2, *pTestpos3, *pPos;LIST *pMyList = NULL;int NodeIndex = 0;DPRINT("-------- lstAdd测试 -------");pMyList == (LIST*)pro_malloc(sizeof(LIST));lstInit((LIST*)pMyList);//...; glj1001 嵌入式系统

又忘掉了，输出状态上下拉电阻还起作用不？: 又忘掉了，输出状态上下拉电阻还起作用不？IO口设置为输出，使能上下拉电阻，起作用不？...; wangfuchong 微控制器 MCU

高手帮忙看一下这程序: #includereg51.h // 包含51单片机寄存器定义的头文件unsigned char code Tab[ ]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90}; //数字0~9的段码unsigned char int_time ; //中断次数计数变量unsigned char second; //秒计数变量unsigned cha...; 飞利浦 51单片机

Verilog HDL信号类型不一致: module main (....);wireclk1MHz;// 产生1MHz的时钟波形// 输入为20MHz的时钟clock_dividerinstT1MHz(.rst_n(rst_n),.clk_in(clk),.clk_out(clk1MHz));endmodule///////////////////////////////////////////////////////////////...; anstxfw FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多