电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

PT7V4050GATGA22.579/12.352

产品描述PLL/Frequency Synthesis Circuit,
产品类别模拟混合信号IC    信号电路   
文件大小156KB,共7页
制造商Pericom Semiconductor Corporation (Diodes Incorporated)
官网地址https://www.diodes.com/
下载文档 详细参数 全文预览

PT7V4050GATGA22.579/12.352概述

PLL/Frequency Synthesis Circuit,

PT7V4050GATGA22.579/12.352规格参数

参数名称属性值
Objectid113594009
包装说明,
Reach Compliance Codeunknown
ECCN代码EAR99

文档预览

下载PDF文档
Data Sheet
PT7V4050
PLL with quartz stabilized VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Features
PLL with quartz stabilized VCXO
Loss of signals alarm
Return to nominal clock upon LOS
Input data rates from 8 kb/s to 65 Mb/s
Tri-state output
User defined PLL loop response
NRZ data compatible
Single +5.0V power supply
Description
The device is composed of a phase-lock loop with an
integrated VCXO for use in clock recovery, data re-
timing, frequency translation and clock smoothing
applications in telecom and datacom systems.
Crystal Frequencies Supported: 12.000~50.000 MHz.
Block Diagram
CLKIN
DATAIN
HIZ
Phase Detector &
Loss Of Signal
Circuit
RCLK
RDATA
LOS
PHO
VC
LOSIN
CLK1
VCXO
Divider
CLK2
OPN
Op
Amp
OPOUT
OPP
Ordering Information
PT7V4050
Device Type
16-pin clock recoverymodule
PackageLeads
T: Thru-Hole
G: Surface Mount
CLK2 Divider
A: Divide by 2 E: Divide by 32
B: Divide by 4 F: Divide by 64
C: Divide by 8 G: Divide by 128
D: Divide by 16 H: Divide by 256
K: Disable
T
B
C
G
A
49.408 / 12.352
CLK2 Frequency
CLK1 Frequency
A: 5.0V supply voltage
B: 3.3V supply voltage
C:
±
20ppm
F:
±
32ppm
G:
±
50ppm
H:
±
100ppm
Temperature Range
C: 0
°
C to 70
°
C
T: -40
°
C to 85
°
C
12.000
16.128
18.432
22.579
28.000
34.368
44.736
Frequencies using at CLK1 (MHz)
12.288
12.624
13.00
16.384
16.777
16.896
18.936
20.000
20.480
24.576
24.704
25.000
30.720
32.000
32.768
38.880
40.000
41.2416
47.457
49.152
49.408
19.440
35.328
16.000
17.920
22.1184
27.000
33.330
41.943
50.000
40.960
Note:
CLK1 up to 40.960MHz for both 5V and
3.3V for temperature -40oC to 85 oC; CLK1 up to
50MHz for both 5V and 3.3V for temperature 0oC to 70oC.
PT0125(02/06)
1
Ver:2
能否提供虚拟串口例程驱动的的dll文件与操作的.h文件
请问香主能否提供虚拟串口全程驱动的的dll文件与操作的.h文件.也就是我需要对端点操作的函数,以便我做USB的上位机,谢谢!...
uuuiop stm32/stm8
电源
1.5V干电池,两只电容,能做出一个短暂的 3V 电压出来吗?...
芯风作浪 电源技术
WINCE60下基于DirectShow技术怎么写Camera相机的应用程序?就像在PC上通过DirectShow技术做的摄像头的应用程序一样可以浏览,可以拍照
WINCE60下基于DirectShow技术怎么写Camera相机的应用程序?就像在PC上通过DirectShow技术做的摄像头的应用程序一样可以浏览,可以拍照....
5151515151 嵌入式系统
今天上午10:00开启 艾睿电子有奖直播:英特尔?FPGA深度学习加速技术
今天上午10:00开启 艾睿电子有奖直播:英特尔?FPGA深度学习加速技术 >>点击进入直播 直播时间:2019年8月6日上午10:00-11:30 直播主题: 英特尔FPGA深度学习加速技术 ......
EEWORLD社区 FPGA/CPLD
xilinx 的开发软件有哪些
各位大虾, 我想请问一下,开发xilinx的软件有哪些? 它们有没有保持指定reg不被优化的命令??...
eeleader FPGA/CPLD
原理图——这个电路是如何实现开关自锁功能的?
本帖最后由 普拉卡图 于 2022-3-4 09:08 编辑 590968电路如上图。 注:开关为轻触开关,没有自锁功能。 ******************************************************************* 电 ......
普拉卡图 模拟电子

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 285  2380  2377  1976  1277  6  48  40  26  33 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved