电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

4N40G-TN3-R

产品描述N-CHANNEL JUNCTION FIELD EFFECT TRANSISTOR
产品类别分立半导体    晶体管   
文件大小191KB,共5页
制造商UNISONIC TECHNOLOGIES CO.,LTD
官网地址http://www.unisonic.com.tw/
标准
下载文档 详细参数 选型对比 全文预览

4N40G-TN3-R概述

N-CHANNEL JUNCTION FIELD EFFECT TRANSISTOR

4N40G-TN3-R规格参数

参数名称属性值
是否Rohs认证符合
厂商名称UNISONIC TECHNOLOGIES CO.,LTD
Reach Compliance Codecompli
峰值回流温度(摄氏度)NOT SPECIFIED
处于峰值回流温度下的最长时间NOT SPECIFIED

文档预览

下载PDF文档
UNISONIC TECHNOLOGIES CO., LTD
4N40
4A, 400V N-CHANNEL
POWER MOSFET
DESCRIPTION
Power MOSFET
The UTC
4N40
is an N-channel mode power MOSFET using
UTC’ s advanced technology to provide customers with planar stripe
and DMOS technology. This technology specializes in allowing a
minimum on-state resistance and superior switching performance. It
also can withstand high energy pulse in the avalanche and
commutation mode.
The UTC
4N40
is universally applied in electronic lamp ballast
based on half bridge topology and high efficient switched mode
power supply.
FEATURES
* High switching speed
* R
DS(ON)
<1.5Ω @ V
GS
=10V, I
D
=2A
* 100% avalanche tested
SYMBOL
2.Drain
1.Gate
3.Source
ORDERING INFORMATION
Package
TO-220
TO-220F
TO-251
TO-251S
TO-252
Pin Assignment
1
2
3
G
D
S
G
D
S
G
D
S
G
D
S
G
D
S
Packing
Tube
Tube
Tube
Tube
Tape Reel
Ordering Number
Lead Free
Halogen Free
4N40L-TA3-T
4N40G-TA3-T
4N40L-TF3-T
4N40G-TF3-T
4N40L-TM3-T
4N40G-TM3-T
4N40L-TMS-T
4N40G-TMS-T
4N40L-TN3-R
4N40G-TN3-R
Note: Pin Assignment: G: Gate
D: Drain
S: Source
www.unisonic.com.tw
Copyright © 2014 Unisonic Technologies Co., Ltd
1 of 5
QW-R502-550.D

4N40G-TN3-R相似产品对比

4N40G-TN3-R 4N40G-TM3-T 4N40G-TMS-T 4N40L-TM3-T 4N40L-TMS-T 4N40L-TN3-R 4N40_15
描述 N-CHANNEL JUNCTION FIELD EFFECT TRANSISTOR N-CHANNEL JUNCTION FIELD EFFECT TRANSISTOR N-CHANNEL JUNCTION FIELD EFFECT TRANSISTOR N-CHANNEL JUNCTION FIELD EFFECT TRANSISTOR N-CHANNEL JUNCTION FIELD EFFECT TRANSISTOR N-CHANNEL JUNCTION FIELD EFFECT TRANSISTOR N-CHANNEL JUNCTION FIELD EFFECT TRANSISTOR
芯片手册中Set Field Margin Level Command,这句怎么理解?
如题,在flash读写方面的设置这句话不知啥意识,请大家帮忙,谢谢...
lshyu5 嵌入式系统
帮我同学顶一下
大家都来顶一下 谢谢拉! ...
wenchuenyi000 单片机
请教:多路音频采集设计方案
现要做一套硬件,实现8路音频采集,采集后通过硬件上网络接口实时传输(与PC机),有人能提供技术支持吗?(选择哪些芯片?8路采集数据怎么管理、区分?一般DSP芯片不具备网络通信接口,怎么扩 ......
yuanwai001 DSP 与 ARM 处理器
Altera系列FPGA芯片IP核详解 .pdf
Altera系列FPGA芯片IP核详解 .pdf ...
zxopenljx FPGA/CPLD
一个关于延迟检测的问题
以下的代码,老是通不过编译,显示的错误是:Error (10822): HDL error at test17.vhd(384): couldn't implement registers for assignments on this clock edge 这段代码的主要意思是当speed2 ......
dandanzhou FPGA/CPLD
【Xilinx 设计问答】控制XST插入BUFFER的方法?
答:1.用BUFFER_TYPE的约束。具体使用方法XST USER GUIDE. 2.手动插入BUFG,然后设置允许使用BUFG的数量,那么手动插入的BUFG将拥有高优先级而先占用BUFG。 ...
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 356  1107  1626  384  2115  8  23  33  43  36 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved