7105P1H3V6RE2,7105P1H3V6RE2 pdf中文资料,7105P1H3V6RE2引脚图,7105P1H3V6RE2电路-Datasheet-电子工程世界

7105P1H3V6RE2: 产品描述TOGGLE SWITCH,STRAIGHT,SPDT,(ON)-OFF-(ON),PC TAIL TERMINAL,TOGGLE,7; 产品类别机电产品开关; 文件大小1MB，共14页; 制造商C&K Components; 标准

下载文档详细参数全文预览

7105P1H3V6RE2概述

TOGGLE SWITCH,STRAIGHT,SPDT,(ON)-OFF-(ON),PC TAIL TERMINAL,TOGGLE,7

参数名称	属性值
是否Rohs认证	符合
Reach Compliance Code	not_compliant
ECCN代码	EAR99
执行器角度	25 deg
执行器颜色	BLACK
执行器长度	0.84 inch
执行器材料	BRASS
执行器类型	TOGGLE
主体宽度	9.144 mm
主体高度	11.684 mm
主体长度或直径	19.05 mm
套管直径	0.314 inch
喷头长度	0.295 inch
套管类型	1/4-40
中心触点材料	COPPER ALLOY
中心触点镀层	GOLD OVER NICKEL
触点（交流）最大额定R负载	2A@250VAC
最大触点电流（交流）	2 A
最大触点电流（直流）	5 A
触点（直流）最大额定功率R负载	0.4VA@20VDC
触点（直流）最大额定R负载	5A@28VDC
触点功能	(ON)-OFF-(ON)
触点电阻	0.01 mΩ
最大触点电压（交流）	250 V
最大触点电压（直流）	28 V
介质耐电压	1400VAC V
电气寿命	100000 Cycle(s)
末端触点材料	COIN SILVER
末端触点镀层	GOLD OVER NICKEL
外壳材料	STAINLESS STEEL
绝缘电阻	1000000000 Ω
JESD-609代码	e3
制造商序列号	7000
安装特点	THROUGH HOLE-STRAIGHT
最高工作温度	85 °C
最低工作温度	-30 °C
PCB 孔数	7
密封	EPOXY
表面贴装	NO
开关动作	MOMENTARY
开关功能	SPDT
开关类型	TOGGLE SWITCH
端子面层	Matte Tin (Sn) - with Nickel (Ni) barrier
端子长度	0.185 inch
端子材料	COPPER ALLOY
端接类型	SOLDER

ZLG MagicARM2200學習機問題: 我用的是ZLG MagicARM2200學習機，现已用FlashDown_net將zlg_boot.hex下載到實驗箱中且正常運行，但flashfxp 和实验箱(magicarm2200)连接不上 (windows 环境下)宿主机的ip 192.168.15.41子网掩码：255.255.0.0默认网关：192.168.1.245我选的是2，即run ZLG/FTP-S V1.0 ( defaul...; timber ARM技术

电路级静电防护设计技巧与ESD防护方法: 静电放电（ESD）理论研究的已经相当成熟，为了模拟分析静电事件，前人设计了很多静电放电模型。常见的静电模型有：人体模型（HBM），带电器件模型，场感应模型，场增强模型，机器模型和电容耦合模型等。芯片级一般用HBM做测试，而电子产品则用IEC 6 1000-4-2的放电模型做测试。为对 ESD 的测试进行统一规范，在工业标准方面，欧共体的 IEC 61000-4-2 已建立起严格的瞬变冲击抑制标准；...; okhxyyo 电源技术

电信回应电缆凶手指责一切由电管局报告为准: [b]个人认为：到处布满了线的天空是不会美丽的，为何电信电力供水不一起解决问题呢？如果和大城市接轨，那就要也和国外学，看了[/b][color=red]虎胆龙威[/color][color=black][b]系列就知道，人家老早把线放入地下了，看来国内的规划确实有问题，只管自己那块，没有协作性[/b][/color][b]针对被指责为中国移动在上海多个居民小区内电缆接连被剪“凶手”一事，中国电信上...; lopopo 聊聊、笑笑、闹闹

弱弱的问一句：21ic和ee成为一家了吗: [i=s] 本帖最后由鑫海宝贝于 2013-12-29 17:26 编辑 [/i]今天搜个资料无意中发现了，下面图片的效果...; 鑫海宝贝综合技术交流

FPGA:同步复位，异步复位以及异步复位同步释放: 1.同步复位(Synchronous Reset)来看一个简单的同步复位的D触发器，Verilog代码如下：module d_ff ( clk, rst_n, datain, dataout ); input clk; input rst_n; input datain; ouput dataout; reg dataout; always @ (posedge clk) begin if (!r...; eeleader FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多