电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

7203J62W5KI31

产品描述TOGGLE SWITCH, DPDT, LATCHED, 0.02A, 20VDC, PANEL MOUNT
产品类别机电产品    开关   
文件大小3MB,共22页
制造商C&K
下载文档 详细参数 全文预览

7203J62W5KI31概述

TOGGLE SWITCH, DPDT, LATCHED, 0.02A, 20VDC, PANEL MOUNT

7203J62W5KI31规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称C&K
Reach Compliance Codenot_compliant
ECCN代码EAR99
执行器类型LEVER
主体宽度11.43 mm
主体高度10.92 mm
主体长度或直径12.7 mm
触点(交流)最大额定R负载.02A@20VAC
最大触点电流(交流)0.02 A
最大触点电流(直流)0.02 A
触点(直流)最大额定R负载.02A@20VDC
最大触点电压(交流)20 V
最大触点电压(直流)20 V
电气寿命40000 Cycle(s)
JESD-609代码e0
制造商序列号7000
安装特点PANEL MOUNT
最高工作温度85 °C
最低工作温度-30 °C
密封EPOXY TERMINAL SEALED
表面贴装NO
开关动作LATCHED
开关功能DPDT
开关类型TOGGLE SWITCH
端子面层Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
端接类型WIRE WRAP
测量圈大咖讲“任意波形发生器基础”,关注赢Keysight好礼
2019年的Keysight云课堂系列已经启动了,课程是邀请全球各领域的技术专家与本地应用工程师一起以线上直播形式展开。共12节,近期即将直播的课程如下,欢迎感兴趣网友关注,还有精美礼品等你来~直播主题:任意波形发生器(AWG)基础直播日期:2019年08月14日,星期三,15:00-17:00直播内容:讲解了任意波形发生器(AWG)的基础知识和学习行业最佳实践,以便充分发掘任意波形发生器(AWG...
EEWORLD社区 测试/测量
求教5509外扩SDRAM,谢谢
我使用的VC5509,硬件仿真器为XDS510,在做外扩SDRAM的时候,写不进去数据。请教各位帮忙解决,谢谢报错如下:Trouble Reading Memory Block at 0x6005 on Page 1 of Length 0x1:Error 0x80000002/-1143Fatal Error during: Memory,The memory at 0x0000C008 con...
WGCH19890113 DSP 与 ARM 处理器
Linear Power Control Of GSM Amplifier Power (一)
This technique of controlling PA module output power has advantages in dynamic range and accuracy compared to traditional current-sensing and voltage-sensing power-control methods.Philip SherPower-con...
fly RF/无线
学模拟+Vos在实际使用时的影响
[i=s] 本帖最后由 dontium 于 2015-1-23 11:39 编辑 [/i]大家好,在看过《真正的 Vos,请露“真容”》之后,对Vos有了一定的认识,但是我还是想知道,Vos做如输入失调电压,在实际应用上有哪些严重的后果么?换言之,我用Vos_initial,是否会对结果产生很大的不良影响。[url=deyisupport./blog/b/signalchain/archive/2...
qiganghfut 模拟与混合信号
430的位操作有什么简单方法?
我刚接触430单片机,总觉得位操作太麻烦,我要置位或清零,需要两种不同的头文件,且占用的程序空间比较大,在判断位时,也很麻烦,总要先读到CPU寄存器中,才能判断,否则就改变了该位所在的RAM的值。其它单片机,如51,PIC都有专门的位操作,很方便。是否我对430理解不对,有没有简单的方法?请各位指教。谢谢了!...
gesonglin007 微控制器 MCU
请教,FPGA中提示 has multiple drivers due to the non-tri-state driver
[table=98%,rgb(239, 245, 249)][tr][td]我在FPGA中自定义了一个FIFO,一个RAM,两者都与DSP的总线XD(16位)相连,错误提示如下:Error: The pin "XD[0]" has multiple drivers due to the non-tri-state driver "dataram:ram_hinbc2|altsyncram:alts...
wangsunhust FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 324  1121  1159  1563  1606 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved