电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A42MX24-2TQ100

产品描述FPGA, 684 CLBS, 14000 GATES, 135 MHz, PQFP100
产品类别半导体    可编程逻辑器件   
文件大小766KB,共123页
制造商ETC1
下载文档 详细参数 全文预览

A42MX24-2TQ100概述

FPGA, 684 CLBS, 14000 GATES, 135 MHz, PQFP100

现场可编程门阵列, 684 CLBS, 14000 门, 135 MHz, PQFP100

A42MX24-2TQ100规格参数

参数名称属性值
功能数量1
端子数量100
最大工作温度85 Cel
最小工作温度-40 Cel
最大供电/工作电压3.6 V
最小供电/工作电压3 V
额定供电电压3.3 V
加工封装描述PLASTIC, QFP-100
状态ACTIVE
工艺CMOS
包装形状RECTANGULAR
包装尺寸FLATPACK
表面贴装Yes
端子形式GULL WING
端子间距0.6500 mm
端子涂层TIN LEAD
端子位置QUAD
包装材料PLASTIC/EPOXY
温度等级INDUSTRIAL
组织684 CLBS, 14000 GATES
最大FCLK时钟频率135 MHz
可配置逻辑模块数量684
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
等效门电路数量14000
一个CLB模块最大延时2.1 ns

文档预览

下载PDF文档
v6.0
40MX and 42MX FPGA Families
Features
High Capacity
Single-Chip ASIC Alternative
3,000 to 54,000 System Gates
Up to 2.5 kbits Configurable Dual-Port SRAM
Fast Wide-Decode Circuitry
Up to 202 User-Programmable I/O Pins
HiRel Features
Commercial, Industrial, Automotive, and Military
Temperature Plastic Packages
Commercial, Military Temperature, and MIL-STD-883
Ceramic Packages
QML Certification
Ceramic Devices Available to DSCC SMD
Ease of Integration
Mixed-Voltage Operation (5.0V or 3.3V for core and
I/Os), with PCI-Compliant I/Os
Up to 100% Resource Utilization and 100% Pin
Locking
Deterministic, User-Controllable Timing
Unique In-System Diagnostic and Verification
Capability with Silicon Explorer II
Low Power Consumption
IEEE Standard 1149.1 (JTAG) Boundary Scan Testing
High Performance
5.6 ns Clock-to-Out
250 MHz Performance
5 ns Dual-Port SRAM Access
100 MHz FIFOs
7.5 ns 35-Bit Address Decode
Product Profile
Device
Capacity
System Gates
SRAM Bits
Logic Modules
Sequential
Combinatorial
Decode
Clock-to-Out
SRAM Modules
(64x4 or 32x8)
Dedicated Flip-Flops
Maximum Flip-Flops
Clocks
User I/O (maximum)
PCI
Boundary Scan Test (BST)
Packages (by pin count)
PLCC
PQFP
VQFP
TQFP
CQFP
PBGA
A40MX02
3,000
295
9.5 ns
147
1
57
44, 68
100
80
A40MX04
6,000
547
9.5 ns
273
1
69
44, 68, 84
100
80
A42MX09
14,000
348
336
5.6 ns
348
516
2
104
84
100, 160
100
176
A42MX16
24,000
624
608
6.1 ns
624
928
2
140
84
100, 160, 208
100
176
A42MX24
36,000
954
912
24
6.1 ns
954
1,410
2
176
Yes
Yes
84
160, 208
176
A42MX36
54,000
2,560
1,230
1,184
24
6.3 ns
10
1,230
1,822
6
202
Yes
Yes
208, 240
208, 256
272
January 2004
© 2004 Actel Corporation
i
See the Actel website (www.actel.com) for the latest version of this datasheet.
关于sppc中的warning
Warning (12020): Port "address_b" on the entity instantiation of "cpu_traceram_lpm_dram_bdp_component" is connected to a signal of width 17. The formal width of the signal in the m ......
zhao_q FPGA/CPLD
C8051F版数字湿度计调试6基本功能完成(附圆形时钟程序)
C8051F版数字湿度计调试6---基本功能完成(附圆形时钟程序) 52641 ...
sdjntl DIY/开源硬件专区
怎么布署PDA的程序?
用vs.net2003开发,虽然能够生成cab包,但要求客户把文件拷到PDA上再运行,不方便,而且好像不能选择是布署在机上还是卡上。我见不少的PDA程序都是在PC上去运行一个安装工具的,那个工具在哪里 ......
bbslee888 嵌入式系统
12v转24v升压器电路图大全 四款12v转24v升压器电路原理图详解
12v转24v升压器电路图(一)http://file.elecfans.com/web1/M00/45/DC/o4YBAFp6dDKAFSw1AAOa_JUFpNM018.pngMC34063从12V升压至24V的电路仿真效果。设计目的:由于不想在购买的开关电源上为了几 ......
mk015 消费电子
AFE4400采集脉搏
本帖最后由 wufeijian 于 2015-4-27 17:47 编辑 已经用AFE4400开发将近2个月了,遇到了好多的问题...
wufeijian 模拟与混合信号
ov9650如何调节焦距 修改寄存器的什么设置
static struct ov9650_reg { u8 subaddr; u8 value; }regs = { // OV9650 intialization parameter table for SXGA application {0x12, 0x80}, {0x39, 0x43}, {0x38, 0x12}, {0x37 ......
wuyanghua 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1554  1517  267  2745  2317  56  7  6  34  33 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved