电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A40MX02-1PQG208

产品描述FPGA, 295 CLBS, 2000 GATES, 48.24 MHz, PQFP100
产品类别半导体    可编程逻辑器件   
文件大小7MB,共142页
制造商Microsemi
官网地址https://www.microsemi.com
下载文档 详细参数 全文预览

A40MX02-1PQG208概述

FPGA, 295 CLBS, 2000 GATES, 48.24 MHz, PQFP100

现场可编程门阵列, 295 CLBS, 2000 门, 48.24 MHz, PQFP100

A40MX02-1PQG208规格参数

参数名称属性值
端子数量100
最小工作温度-55 Cel
最大工作温度125 Cel
加工封装描述PLASTIC, MO-108, QFP-100
each_compliYes
状态Active
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
clock_frequency_max48.24 MHz
一个CLB模块最大延时3.72 ns
jesd_30_codeR-PQFP-G100
jesd_609_codee0
moisture_sensitivity_level3
可配置逻辑模块数量295
等效门电路数量2000
组织295 CLBS, 2000 GATES
包装材料PLASTIC/EPOXY
ckage_codeQFP
包装形状RECTANGULAR
包装尺寸FLATPACK
eak_reflow_temperature__cel_225
qualification_statusCOMMERCIAL
seated_height_max3.4 mm
额定供电电压3.3 V
表面贴装YES
工艺CMOS
温度等级MILITARY
端子涂层TIN LEAD
端子形式GULL WING
端子间距0.6500 mm
端子位置QUAD
ime_peak_reflow_temperature_max__s_30
length20 mm
width14 mm
dditional_featureCAN ALSO BE OPERATED AT 5.0V

文档预览

下载PDF文档
Revision 11
40MX and 42MX FPGA Families
Features
High Capacity
Single-Chip ASIC Alternative
3,000 to 54,000 System Gates
Up to 2.5 kbits Configurable Dual-Port SRAM
Fast Wide-Decode Circuitry
Up to 202 User-Programmable I/O Pins
5.6 ns Clock-to-Out
250 MHz Performance
5 ns Dual-Port SRAM Access
100 MHz FIFOs
7.5 ns 35-Bit Address Decode
HiRel Features
Commercial, Industrial, Automotive,
Temperature Plastic Packages
and
Military
Commercial, Military Temperature, and MIL-STD-883
Ceramic Packages
QML Certification
Ceramic Devices Available to DSCC SMD
Mixed-Voltage Operation (5.0V or 3.3V for core and
I/Os), with PCI-Compliant I/Os
Up to 100% Resource Utilization and 100% Pin Locking
Deterministic, User-Controllable Timing
Unique In-System Diagnostic and Verification Capability
with Silicon Explorer II
Low Power Consumption
IEEE Standard 1149.1 (JTAG) Boundary Scan Testing
Ease of Integration
High Performance
Product Profile
Device
Capacity
System Gates
SRAM Bits
Logic Modules
Sequential
Combinatorial
Decode
Clock-to-Out
SRAM Modules
(64x4 or 32x8)
Dedicated Flip-Flops
Maximum Flip-Flops
Clocks
User I/O (maximum)
PCI
Boundary Scan Test (BST)
Packages (by pin count)
PLCC
PQFP
VQFP
TQFP
CQFP
PBGA
A40MX02
3,000
295
9.5 ns
147
1
57
44, 68
100
80
A40MX04
6,000
547
9.5 ns
273
1
69
44, 68, 84
100
80
A42MX09
14,000
348
336
5.6 ns
348
516
2
104
84
100, 160
100
176
A42MX16
24,000
624
608
6.1 ns
624
928
2
140
84
100, 160, 208
100
176
A42MX24
36,000
954
912
24
6.1 ns
954
1,410
2
176
Yes
Yes
84
160, 208
176
A42MX36
54,000
2,560
1,230
1,184
24
6.3 ns
10
1,230
1,822
6
202
Yes
Yes
208, 240
208, 256
272
May 2012
© 2012 Microsemi Corporation
i
有关bios的时间设置问题
实在不好意思!前一个问题没有解决,又来了新问题,我的板子是eurotech公司cpu1462的板子。我在bios设置时正确设置了时间和日期,也保存了。为什么关电重启后时间和日期又恢复为0点,2007年一月 ......
lipuman 嵌入式系统
TGF4042信号发生器测评之典型信号的时频域特性
本帖最后由 zjd01 于 2019-8-12 19:06 编辑 本次测评利用TGF4042信号发生器产生常用的典型信号,正弦,方波,三角波,sinc。 然后利用示波器fft功能,查看经过变换后的幅频特性。 ......
zjd01 测试/测量
高速 PCB 设计指南之一
高速 PCB 设计指南之一 第一篇 PCB 布线 在 PCB 设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而 做的, 在整个 PCB 中,以布线的设计过程限定最高,技巧最细、 ......
ohahaha PCB设计
09电赛我的MSP430收集
本帖最后由 paulhyde 于 2014-9-15 09:18 编辑 09年电子设计要求性价比,低功耗的430当然为首选,现在上传自己学习的资料啊。 ...
1zhuzhongkai 电子竞赛
报名有礼!罗德与施瓦茨线上研讨会:相位噪声和时钟抖动最新测量技术
相位噪声是表征频率源的关键指标之一,对雷达、蜂窝无线通信和高速有线通信的性能有着重要的影响,尤其是像高灵敏度脉冲雷达,毫米波5G移动通信、最新SerDes和PCIe接口标准。本次研讨会先从相位 ......
eric_wang 测试/测量
激光投影键盘,按键识别?什么原理?
本帖最后由 wangerxian 于 2022-2-14 15:06 编辑 前段时间看到某位E友收到了咱们论坛寄送的礼物,是一个激光投影键盘,心里是非常羡慕的,哈哈。激光投影键盘早就有了,为什么没普遍起来,主 ......
buildele 单片机

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1622  2601  1103  2410  1390  47  40  36  20  11 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved