电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CMN1-31S-0TS306

产品描述D Nanominiature Connector, 31 Contact(s), Female, Receptacle,
产品类别连接器    连接器   
文件大小215KB,共2页
制造商Cristek Interconnects Inc
下载文档 详细参数 全文预览

CMN1-31S-0TS306概述

D Nanominiature Connector, 31 Contact(s), Female, Receptacle,

CMN1-31S-0TS306规格参数

参数名称属性值
厂商名称Cristek Interconnects Inc
Reach Compliance Codecompli
主体/外壳类型RECEPTACLE
连接器类型D NANOMINIATURE CONNECTOR
联系完成配合GOLD OVER NICKEL
联系完成终止GOLD OVER NICKEL
触点性别FEMALE
DIN 符合性NO
空壳NO
滤波功能NO
IEC 符合性NO
绝缘体材料GLASS FILLED THERMOPLASTIC/LIQUID CRYSTAL POLYMER
JESD-609代码e4
MIL 符合性NO
制造商序列号CMN1
插接信息MULTIPLE MATING PARTS AVAILABLE
混合触点NO
安装类型CABLE
选件GENERAL PURPOSE
外壳材料TITANIUM
触点总数31

文档预览

下载PDF文档
NANO METAL SHELL
SINGLE ROW WITH LEADS
A
POS 1
.005
B
C
2x
.070 .002 THRU
SERIES
CMN1
.115
2x #0-80 UNF-2B
THREADED HOLE
OR JACKSCREW
(OPTIONAL)
.105
.025 TYP
2x #0-80 UNF-2A
JACKSCREW
WITH .050 HEX
(OPTIONAL)
.105
PLUG
A
B
.005
C
POS 1
NO. OF
CONTACTS
9
15
21
25
31
37
51
A
.500
.650
.800
.900
1.050
1.200
1.550
B
.395
.545
.695
.795
.945
1.095
1.445
C
.200
.350
.500
.600
.750
.900
1.250
.115
2x #0-80 UNF-2B
THREADED HOLE
OR JACKSCREW
(OPTIONAL)
.025 TYP
2x
.070 .002 THRU
2x #0-80 UNF-2A
JACKSCREW
WITH .050 HEX
(OPTIONAL)
.225
RECEPTACLE
TOLERANCE: .XXX ±.005
.XX ±.01
ANGLE ±1°
TITLE
NANO METAL SHELL
SINGLE ROW
WITH LEADS
DWG. NO.
SHT
1
OF
2
CMN1
CRISTEK.COM
888.265.9162
D
REV
ARM在WINCE平台下如何向PC串口发送浮点数据
现在能够向PC串口发送字符,但不知道如何传送浮点数据,已经试过直接发送是不行的。 串口的发送和接收好像都是按字符进行,直接发送浮点数会被强制类型转换,这个好像和驱动有关,硬件寄存器应 ......
mxcb2008 嵌入式系统
S M D --- 一个查询SMD codemarking的网站!
好多人为贴片元件上面的标志发愁,这里给大家推荐一个网站,以便查询。 也请有知道其它好网站的网友提供一下这方面的信息。谢谢。 http://www.marsport.org.uk/smd/mainframe.htm...
dontium 模拟电子
《GaN Transistors for Efficient Power Conversion》
442104 谁有这本书? 《中文的》 《GaN Transistors for Efficient Power Conversion》 ...
btty038 无线连接
焊盘孔的属性问题
【不懂就问】 图中要画的是DIP封装的孔 孔和焊盘的size and shape这一栏 有如下图的三种情况 箭头表示的分别是什么意思? 410267 ......
shaorc PCB设计
如何判定回路图的上电容滤波效果的好坏呢
比如两个不同回路,大致看来都有滤波电容,电感之类的元器件,滤波类型也差不多,那如何判定哪个滤波效果好呢,是否是看电容,电感的数量或者电容,电感的容量大小,还是?...
不挑食的老鼠 模拟电子
《社区大讲堂》DO-254中的高设计可靠性的逻辑综合(五)--冗余逻辑
缺省的逻辑综合目标都是减小面积,提高性能,而冗余电路和这一目标刚好相反。设计中的任何冗余都使设计面积增加,性能降低。 因此,逻辑综合工具缺省的设置都是寻找优化的方法来减少冗余, ......
心仪 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2282  1550  1341  396  2799  46  32  27  8  57 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved