电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

1210F0100273MXB

产品描述Ceramic Capacitor, Multilayer, Ceramic, 10V, 20% +Tol, 20% -Tol, X7R, 15% TC, 0.027uF, Surface Mount, 1210, CHIP, ROHS COMPLIANT
产品类别无源元件    电容器   
文件大小164KB,共1页
制造商Syfer
标准  
下载文档 详细参数 全文预览

1210F0100273MXB概述

Ceramic Capacitor, Multilayer, Ceramic, 10V, 20% +Tol, 20% -Tol, X7R, 15% TC, 0.027uF, Surface Mount, 1210, CHIP, ROHS COMPLIANT

1210F0100273MXB规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Syfer
包装说明, 1210
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.027 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度2 mm
JESD-609代码e4
长度3.2 mm
安装特点SURFACE MOUNT
多层Yes
负容差20%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形式SMT
包装方法Bulk
正容差20%
额定(直流)电压(URdc)10 V
尺寸代码1210
表面贴装YES
温度特性代码X7R
温度系数15% ppm/°C
端子面层Silver/Palladium (Ag/Pd)
端子形状WRAPAROUND
宽度2.5 mm

文档预览

下载PDF文档
Standard range
10V - 250Vdc
Standard range - 10V to 250Vdc
Capacitance values.
= New Ranges
0603
C0G/
NP0
0.47p-3.9n
1.0p-15n
0805
1.0p-47n
100p-1.0μ
1.2µ-1.5µ
1.0p-33n
100p-1.0μ
1.2µ
1.0p-27n
1206
3.9p-100n
1.0n-1.5μ
1.8µ-3.3µ
3.9p-68n
1.0n-1.5μ
1.8µ-2.7µ
3.9p-56n
1.0n-1.2μ
1.5µ-2.2µ
3.9p-33n
1.0n-1.0μ
1.2µ-1.5µ
1210
15p-100n
15p-1.5μ
1.8µ-2.7µ
4.7p-68n
15p-1.5μ
1.8µ-2.2µ
4.7p-47n
15p-1.2μ
1.5µ
4.7p-33n
15p-680n
820n-1.0µ
1808
10p-220n
3.9n-3.3μ
3.9µ-10µ
10p-180n
3.9n-3.3μ
3.9µ-6.8µ
10p-150n
3.9n-2.2μ
2.7µ-4.7µ
10p-100n
3.9n-2.2μ
2.7µ-3.3µ
1812
10p-470n
10n-4.7μ
5.6µ-15µ
10p-330n
10n-4.7μ
5.6µ-12µ
10p-220n
10n-3.9μ
4.7µ-10µ
10p-150n
10n-1.8μ
2.2µ-6.8µ
1825
10p-470n
10n-5.6μ
6.8µ-18µ
10p-330n
10n-5.6μ
6.8µ-12µ
10p-220n
10n-4.7μ
5.6µ-10µ
10p-150n
10n-3.3μ
3.9µ-6.8µ
2220
10p-560n
18n-6.8µ
8.2µ-22µ
10p-470n
18n-6.8µ
8.2µ-15µ
10p-330n
18n-5.6μ
6.8µ-12µ
10p-220n
18n-3.3μ
3.9µ-10µ
2225
3640
n/a
n/a
n/a
n/a
n/a
n/a
10p-330n
n/a
n/a
10p-330n
390p-10μ
n/a
5550
n/a
n/a
n/a
n/a
n/a
n/a
390p-680n
n/a
n/a
390p-680n
560p-15μ
n/a
8060
n/a
n/a
n/a
n/a
n/a
n/a
680p-1µ
n/a
n/a
680p-1µ
10n-22μ
n/a
Ordering information - Standard and High Voltage ranges
1210
Chip
size
0603
0805
1206
1210
1808
1812
1825
2220
2225
3640
5550
8060
10V
16V
25V
50/63V
100V
200/250V
X7R
X5R
C0G/
NP0
X7R
X5R
C0G/
NP0
X7R
X5R
C0G/
NP0
X7R
X5R
C0G/
NP0
X7R
C0G/
NP0
X7R
100p-100n 100p-330n
120n-150n 390n-680n
0.47p-2.7n
1.0p-12n
100p-100n 100p-330n
120n
0.47p-2.2n
100p-56n
68n-100n
0.47p-1.5n
100p-47n
56n-68n
390n-470n
1.0p-10n
100p-220n 100p-820n
270n-390n
1.0p-5.6n
1.0µ
1.0p-22n
100p-220n 100p-470n
270n-330n 560n-680n
0.47p-470p
100p-15n
1.0p-2.2n
100p-68n
1.0p-8.2n
100p-220n
4.7p-18n
15p-560n
4.7p-18n
15p-470n
10p-47n
3.9n-1.0μ
10p-68n
10n-1.5μ
10p-68n
10n-2.2μ
10p-82n
18n-2.7μ
10p-270n
390p-5.6μ
390p-470n 680p-680n
560p-10μ
10n-15μ
0.47p-150p 1.0p-820p
100p-6.8n
100p-33n
1.0p-2.7n
100p-120n
3.9p-4.7n
1.0n-220n
4.7p-6.8n
15p-220n
10p-15n
3.9n-560n
10p-27n
10n-1.0μ
10p-27n
10n-1.0μ
10p-39n
18n-1.5μ
10p-100n
390p-3.3μ
390p-220n 680p-330n
560p-5.6μ
10n-10μ
Termination
Y
= FlexiCap
TM
termination base with
nickel barrier (100%
matte tin plating). RoHS
compliant.
H
= FlexiCap
TM
termination base with
nickel barrier (Tin/lead
plating with min. 10%
lead).
F
= Silver Palladium.
RoHS compliant.
J
= Silver base with nickel
barrier (100% matte tin
plating). RoHS compliant.
A
= Silver base with nickel
barrier (Tin/lead plating
with min. 10% lead).
0603
Y
0805
1206
100
Voltage
016 = 16V
025 = 25V
050 = 50V
063 = 63V
100 = 100V
200 = 200V
250 = 250V
500 = 500V
630 = 630V
1K0 = 1kV
1K2 = 1.2kV
1K5 = 1.5kV
2K0 = 2kV
2K5 = 2.5kV
3K0 = 3kV
4K0 = 4kV
5K0 = 5kV
6K0 = 6kV
1210
First digit is 0. Second and
third digits are significant
figures of capacitance
code. The fourth digit is
number of zeros following
Example:
0103 = 10nF
1808
0103
Capacitance in
picofarads (pF)
1812
1825
J
Capacitance
tolerance
<10pF
B = ±0.1pF
C = ±0.25pF
D = ±0.5pF
> 10pF
F = ±1%
G = ±2%
J = ±5%
K = ±10%
M = ±20%
2220
Dielectric
C
= C0G/NP0
(1B)
X
= X7R
(2R1)
P
= X5R
2225
X
3640
T
Packaging
T
= 178mm
(7”) reel
R
= 330mm
(13”) reel
B
= Bulk
pack - tubs
5550
___
Suffix
Used for
specific
customer
require-
ments
8060
16
SHT10 FPGA驱动程序
`timescale 1ns/1nsmodule Sht10(input wire rst, //系统复位信号input wire clk, //20MHZ时钟input wire rd , input wire rd_clk, //input wire clk1ms,output reg scl, //串行时钟信号inout w ......
eeleader FPGA/CPLD
AD 底层丝印 如何使用打印出图纸?
526780突然 操作不对了 请教一下 ...
btty038 PCB设计
优化DSP应用的技术
数字信号处理 (DSP) 是处理信号和数据的专用方法,其目的在于加强并修改这些信号。数字信号处理也用于分析信号以确定特定的信息内容。DSP主要用于处理真实世界的信号。这些信号可由数字序列进 ......
feifei DSP 与 ARM 处理器
用EmbestIDE写的代码,为什么有警告
用EmbestIDE写的代码,为什么有警告,放到其他电脑上同样的代码又没警告, WARNING:end of file not at end of line ;newline inserted,请教高手...
losng 嵌入式系统
【GD32F350开发分享六】USART0和USART1的双串口应用
381582 如图所示,GD32F350有两个串口,分别是USART0和USART1,分别是哪几个脚复用成串口,具体可以看手册。 我的GPIO复用配置如下 381583 381584 串口初始化函数为 void gd_eval_com_i ......
Justice_Gao GD32 MCU
Verilog HDL---运算符、赋值语句和块语句
1.运算符 逻辑运算符 &&//逻辑与、||//逻辑或、!//逻辑非; &&、||为双目运算符,!为单目运算符; 逻辑运算符&&和||的优先级低于关系运算符,!高于算术运算符; 为 ......
捍卫真理 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1338  1737  958  1918  1138  27  35  20  39  23 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved