HMTSW-114-24-S-Q-100,HMTSW-114-24-S-Q-100 pdf中文资料,HMTSW-114-24-S-Q-100引脚图,HMTSW-114-24-S-Q-100电路-Datasheet-电子工程世界

HMTSW-114-24-S-Q-100: 产品描述Board Stacking Connector, 28 Contact(s), 2 Row(s), Male, Straight, Solder Terminal, ROHS COMPLIANT; 产品类别连接器连接器; 文件大小1MB，共2页; 制造商SAMTEC; 官网地址http://www.samtec.com/; 标准

下载文档详细参数全文预览

HMTSW-114-24-S-Q-100概述

Board Stacking Connector, 28 Contact(s), 2 Row(s), Male, Straight, Solder Terminal, ROHS COMPLIANT

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	SAMTEC
包装说明	ROHS COMPLIANT
Reach Compliance Code	compliant
Factory Lead Time	2 weeks
连接器类型	BOARD STACKING CONNECTOR
联系完成配合	GOLD (30) OVER NICKEL (50)
联系完成终止	MATTE TIN OVER NICKEL (50)
触点性别	MALE
触点材料	PHOSPHOR BRONZE
DIN 符合性	NO
滤波功能	NO
IEC 符合性	NO
JESD-609代码	e3
MIL 符合性	NO
制造商序列号	HMTSW
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	NO
安装方式	STRAIGHT
安装类型	BOARD
装载的行数	2
选件	GENERAL PURPOSE
端子节距	2.54 mm
端接类型	SOLDER
触点总数	28

【AT-START-F403A测评】二、对仿真虚拟串口的探索: 在上一个评测时我安装了虚拟串口，当然这是自动安装的，不是我一箱情愿安的，当时我心里就有个问号，我想ATLINK居然能虚拟串口出来，难道能用吗？？？我真是小看了ATLINK，经这次的评测，我发现这个串口居然能用唉！我选的是FLASH读写的那个例程，有的坛友会问干么选FLASH例程？原因是这两天本个用别的32位FLASH想保存个数，娘地不好用。我明天再查查是怎么一回事。由于心怀鬼胎。所以想试试雅特力的...; ddllxxrr 国产芯片交流

DSP28335做一个控制板，那位大侠给指条明路？: 小弟初学DSP,啥都不懂，要做一个控制板，用28335，控制两个电机，电机的驱动器是现成的，只需要控制板用can给驱动器发送指令，然后控制板上还得有个接受霍尔传感器的信号，霍尔传感器用来确定零位，现在我的疑问是不知道如何画电路板，不知道改用那些元件，哪位好心的大哥指导我一下，不胜感激。...; flyfish1986 微控制器 MCU

请教:有关交叉编译perl: 我现在想在mipsel板上使用perl5.10.0,读了其source code中的INSTALL文档中的Cross-compilation部分(也可以看http://search.cpan.org/~rgarcia/perl/INSTALL#Cross-compilation),发现要进行交叉编译,需要目标机支持ssh,但这样很麻烦,板子的flash不够大.不知道哪位朋友有这方面的经验,请告知小...; losty 嵌入式系统

小信号放大时三运放好还是直接跟随器+运放好??: [i=s] 本帖最后由 paulhyde 于 2014-9-15 04:16 编辑 [/i]弱弱问一下:现在我要放大5mv电压信号，那是用三个op07搭一个三运放放大器电路好，，，还是二个op07。一个用电压跟随器提高输入电阻，一个用于放大好？？...; truy203 电子竞赛

触摸式木质收音机: 触摸式木质收音机这款酷玩收音机的外壳全部采用木头制成，它的顶部有一些崛起的波纹褶皱，当我们用手指滑过这些波纹褶皱时则可以起到调节音量和调换频率的目标。更有趣的是调频与音量它的显示方式与是直接在木头上显示数字的。很神奇哦！...; xyh_521 创意市集

中断信号生成和应答后清除: 下面这段Verilog描述了中断生成和清除,在时钟clk_in的上升沿把app_int_sys_buf的状态打到app_int_sys_r中.同时通过(app_int_sts_buf == 1'b1app_int_sts_r == 1'b0)判断app_int_sts_buf的上升沿生成中断信号app_int_req,如果时钟上升沿时(app_int_ack == 1'b1)则将app_int_r...; eeleader FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多