ECCM5A4DF-50-25.920M,ECCM5A4DF-50-25.920M pdf中文资料,ECCM5A4DF-50-25.920M引脚图,ECCM5A4DF-50-25.920M电路-Datasheet-电子工程世界

ECCM5A4DF-50-25.920M: 产品描述QUARTZ CRYSTAL RESONATOR, 25.92 MHz, ROHS COMPLIANT, MINIATURE, CERAMIC, SMD, 4 PIN; 产品类别无源元件晶体/谐振器; 文件大小131KB，共2页; 制造商ECLIPTEK; 官网地址http://www.ecliptek.com; 标准

下载文档详细参数全文预览

ECCM5A4DF-50-25.920M概述

QUARTZ CRYSTAL RESONATOR, 25.92 MHz, ROHS COMPLIANT, MINIATURE, CERAMIC, SMD, 4 PIN

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	ECLIPTEK
包装说明	ROHS COMPLIANT, MINIATURE, CERAMIC, SMD, 4 PIN
Reach Compliance Code	compliant
其他特性	AT CUT CRYSTAL; BULK
老化	3 PPM/YEAR
晶体/谐振器类型	PARALLEL - FUNDAMENTAL
驱动电平	100 µW
频率稳定性	0.002%
频率容差	4 ppm
JESD-609代码	e4
负载电容	50 pF
制造商序列号	ECCM5A
安装特点	SURFACE MOUNT
标称工作频率	25.92 MHz
最高工作温度	85 °C
最低工作温度	-40 °C
物理尺寸	L6.0XB3.5XH1.0 (mm)/L0.236XB0.138XH0.039 (inch)
串联电阻	50 Ω
表面贴装	YES
端子面层	GOLD (39) OVER NICKEL (350)

渗碳控制: 我现在搞渗碳处理的微机控制系统.要用到c51,可是我一点都不懂!其实是比较简单的,我们只要做一个微机控制系统就够了,具体的渗碳处理机的结构,材料等不需要考虑。没学过单片机都自学的比较吃力，请哪位大侠帮帮忙啊...; yuyijun 嵌入式系统

学模拟+输入偏置电流消除电阻: [i=s] 本帖最后由 dontium 于 2015-1-23 11:46 编辑 [/i]通过引入平衡电阻来减弱偏置误差的办法是模拟电子技术课上老师教的。但是现在看来似乎有点“过时”了，因为现代运放，特别是CMOS和JFET输入型的运放的Ib都不大。往往被失调电压盖住了。但是在高精密应用场合又不得不注意，因为Ib是随温度和电压不定的。这会引入整体的温漂。同时，平衡电阻会带来热噪声问题。需要根据应用...; zca123 模拟与混合信号

QuartusII仿真警告信息原因解析: 在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下,免得后来的人走弯路.1.Found clock-sensitive change during active clock edge at timeon registe...; phdwong FPGA/CPLD

为未来的电动和混合动力汽车充电: [align=center][/align]想象一下，自驱动零排放电动车辆（EV）与道路基础设施之间相互通信的世界。想象城市到处都是可安全将乘客送至目的地的汽车，然后通过感应垫块自身将车直接停在停车位，以在再次被召唤之前快速充电。得益于TI公司正在着手的一系列汽车电子进展，这一针对未来汽车的愿景正迅速成为科学事实，而非科幻小说。[size=4] [b]电子设备在汽车中的影响越来越大[/b][/s...; dontium 模拟与混合信号

关于PCB自环回路干扰的问题，请大神帮分析下！！！！！: 如图中所示，如果我把四个插针引脚相互连接在一起，而这根线上流过的是信号会不会有不好的干扰啊，或者这根线上是VCC或GND又会不会有干扰啊...; 放开那个鸡腿模拟电子

大西瓜FPGA--FPGA设计高级篇--设计技巧: [align=left]FPGA设计技巧是FPGA设计的必备技能之一，特别是对于复杂的逻辑设计更需要一定的技巧，做FPGA设计一定要善用设计技巧，设计技巧能让设计更有规范、电路更加有效，达到事倍功半的效果。[/align][align=left]如果您确定您以后要从事FPGA开发或者是数字电路设计相关的工作，并且您正处于找工作的阶段那您一定要好好掌握FPGA的设计技巧，因为FPGA的设计技巧是作为...; 王WJR FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多