IDT72V24120PFG,IDT72V24120PFG pdf中文资料,IDT72V24120PFG引脚图,IDT72V24120PFG电路-Datasheet-电子工程世界

IDT72V24120PFG: 产品描述FIFO, 4KX9, 12ns, Synchronous, CMOS, PQFP32, GREEN, PLASTIC, TQFP-32; 产品类别存储存储; 文件大小137KB，共14页; 制造商IDT (Integrated Device Technology); 标准

下载文档详细参数全文预览

IDT72V24120PFG概述

FIFO, 4KX9, 12ns, Synchronous, CMOS, PQFP32, GREEN, PLASTIC, TQFP-32

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	IDT (Integrated Device Technology)
零件包装代码	QFP
包装说明	LQFP,
针数	32
Reach Compliance Code	compliant
ECCN代码	EAR99
最长访问时间	12 ns
周期时间	20 ns
JESD-30 代码	S-PQFP-G32
JESD-609代码	e3
长度	7 mm
内存密度	36864 bit
内存宽度	9
湿度敏感等级	3
功能数量	1
端子数量	32
字数	4096 words
字数代码	4000
工作模式	SYNCHRONOUS
最高工作温度	70 °C
最低工作温度
组织	4KX9
可输出	YES
封装主体材料	PLASTIC/EPOXY
封装代码	LQFP
封装形状	SQUARE
封装形式	FLATPACK, LOW PROFILE
并行/串行	PARALLEL
峰值回流温度（摄氏度）	260
认证状态	Not Qualified
座面最大高度	1.6 mm
最大供电电压 (Vsup)	3.6 V
最小供电电压 (Vsup)	3 V
标称供电电压 (Vsup)	3.3 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子面层	MATTE TIN
端子形式	GULL WING
端子节距	0.8 mm
端子位置	QUAD
处于峰值回流温度下的最长时间	30
宽度	7 mm

不同的走线层，一样的STUB: 高速先生原创文|黄刚N年的宝贵经验告诉我们，遇到过孔stub时，最好办法就是器件在表层走线靠下层，器件在底层走线就靠上层，这样能把stub降到最低。但是，有没有这样一种情况，你们觉得无论走哪一层都觉得不能把stub降得很低的情况呢？恩，还真有这么一种操作，而且其实我们还见得不少。在比较理想的器件布局下，我们喜欢把高速信号的收发芯片都放在同一面，要么都是表层，要么都是底层。原因很简单，这样的话我们从...; yvonneGan PCB设计

mplab ide: 哪位大哥能告诉我，mplab ide中的mcp和mcw文件有啥区别？具体是啥意思？还有就是，用mplab ide仿真汇编不用外接kit吗？我仿真了好几次都只显示failed，没有像编译c语言时底下给指出哪行有问题。晕啊。。。。。。。。。...; 假面的告白 Microchip MCU

。。。: 逛论坛，看大家做的东西，有一些感触，特此记录：强人太多了，我还很渺小，看到他们的成果，就有一种冲动，崇拜，惊叹，羡慕，还真有点无法用语言表达的此刻内心感觉。。。加油！呵呵呵，有点小兴奋。...; mz1205 聊聊、笑笑、闹闹

MSP430F4152闲聊: 1. 近期弄了下F4152，开始是弄个串口打印，还算顺利，遇到个现象就是串口接收中断和发送中断（作为一个），以及总中断（作为另一个），二者只能有一个使能，若都使能，串口功能异常，尝试了几次，都一样，有小伙伴解释下吗2. 弄通了Basic Timer以及片内的RTC，BT要设置成16位计数器模式，即让BTCNT1和BTCNT2级联，再设置RTC为日历模式，写入时间后，可读出日历在走了。3. 也玩了...; springvirus 微控制器 MCU

电话远程控制电路图: 请各位大虾们给我看看下面的电路图是否有问题，那些地方需要改进的，我向实现电话远程控制的，包括振铃检测电路，CPU2051，解码电路MT8870,开关电路，离线/上线/复位电路，电源电路组成。现在赞不用语音电路和受控驱动电路。等测试完成后在另接。请大家多提点意见。点击可看大图...; TSB51 嵌入式系统

verilog编译问题: 我昨天关电脑之前程序能正常编译，但是今天早上再次打开就不行了，有图示错误，查看了一下具体报告如图，这是什么原因造成的；之前我也遇到过类似情况，是我的程序有bug吗？[img=494,214]C:/Users/Maxwell-CZH/Desktop/spi_fig/3[/img][img=1070,155]C:/Users/Maxwell-CZH/Desktop/spi_fig/4[/img]...; Maxwell_CZH FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多