Datasheet> 器件分类 > 存储> 存储> HYM71V16C735HCT8M-H

文档预览

HYM71V16C735HCT8M-H: 产品描述Synchronous DRAM Module, 16MX72, 5.4ns, CMOS, DIMM-168; 产品类别存储存储; 文件大小199KB，共14页; 制造商SK Hynix(海力士); 官网地址http://www.hynix.com/eng/

下载文档详细参数选型对比全文预览

HYM71V16C735HCT8M-H概述

Synchronous DRAM Module, 16MX72, 5.4ns, CMOS, DIMM-168

HYM71V16C735HCT8M-H规格参数

参数名称	属性值
是否Rohs认证	不符合
厂商名称	SK Hynix(海力士)
零件包装代码	DIMM
包装说明	DIMM, DIMM168
针数	168
Reach Compliance Code	unknown
ECCN代码	EAR99
访问模式	FOUR BANK PAGE BURST
最长访问时间	5.4 ns
其他特性	AUTO/SELF REFRESH
最大时钟频率 (fCLK)	133 MHz
I/O 类型	COMMON
JESD-30 代码	R-XDMA-N168
内存密度	1207959552 bit
内存集成电路类型	SYNCHRONOUS DRAM MODULE
内存宽度	72
功能数量	1
端口数量	1
端子数量	168
字数	16777216 words
字数代码	16000000
工作模式	SYNCHRONOUS
最高工作温度	70 °C
最低工作温度
组织	16MX72
输出特性	3-STATE
封装主体材料	UNSPECIFIED
封装代码	DIMM
封装等效代码	DIMM168
封装形状	RECTANGULAR
封装形式	MICROELECTRONIC ASSEMBLY
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	3.3 V
认证状态	Not Qualified
刷新周期	4096
自我刷新	YES
最大待机电流	0.11 A
最大压摆率	5.5 mA
最大供电电压 (Vsup)	3.6 V
最小供电电压 (Vsup)	3 V
标称供电电压 (Vsup)	3.3 V
表面贴装	NO
技术	CMOS
温度等级	COMMERCIAL
端子形式	NO LEAD
端子节距	1.27 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED

HYM71V16C735HCT8M-H文档预览

16Mx72 bits

PC133 SDRAM Registered DIMM

with PLL, based on 16Mx8 SDRAM with LVTTL, 4 banks & 4K Refresh

HYM71V16C735HCT8M

Series

DESCRIPTION

The Hynix HYM71V16C735HCT8M Series are 16Mx72bits ECC Synchronous DRAM Modules. The modules are composed of nine

16Mx8bits CMOS Synchronous DRAMs in 400mil 54pin TSOP-II package, one 2Kbit EEPROM in 8pin TSSOP package on a 168pin

glass-epoxy printed circuit board. One 0.22uF and one 0.0022uF decoupling capacitors per each SDRAM are mounted on the PCB.

The Hynix HYM71V16C735HCT8M Series are Dual In-line Memory Modules suitable for easy interchange and addition of 128Mbytes

memory. The Hynix HYM71V16C735HCT8M Series are fully synchronous operation referenced to the positive edge of the clock . All

inputs and outputs are synchronized with the rising edge of the clock input. The data paths are internally pipelined to achieve very high

bandwidth.

FEATURES

•

PC133/PC100MHz support

168pin SDRAM Registered DIMM

Serial Presence Detect with EEPROM

1.125” (28.56mm) Height PCB with double sided

components

Single 3.3±0.3V power supply

- 1, 2, 4 or 8 or Full page for Sequential Burst

•

All device pins are compatible with LVTTL interface

- 1, 2, 4 or 8 for Interleave Burst

Data mask function by DQM

•

Programmable CAS Latency ; 2, 3 Clocks

•

SDRAM internal banks : four banks

Module bank : one physical bank

Auto refresh and self refresh

4096 refresh cycles / 64ms

Programmable Burst Length and Burst Type

ORDERING INFORMATION

Part No.

HYM71V16C735HCT8M-K

133MHz

HYM71V16C735HCT8M-H

4 Banks

Normal

TSOP-II

Gold

Clock

Frequency

Internal

Bank

Ref.

Power

SDRAM

Package

Plating

This document is a general product description and is subject to change without notice. Hyundai Electronics does not assume any responsibility for use of

circuits described. No patent licenses are implied.

Rev. 0.1/May.01

PC133 SDRAM Registered DIMM

HYM71V16C735HCT8M Series

PIN DESCRIPTION

CK0~CK3

CKE0

/S0, /S2

BA0, BA1

A0 ~ A11

/RAS, /CAS, /WE

REGE

DQM0~DQM7

DQ0 ~ DQ63

CB0 ~ CB7

VCC

SCL

SDA

SA0~2

PIN NAME

Clock Inputs

Clock Enable

Chip Select

SDRAM Bank Address

Address

Row Address Strobe, Column

Address Strobe, Write Enable

Data Input/Output Mask

Data Input/Output

Check Bit Input/Output

Power Supply (3.3V)

Ground

SPD Clock Input

SPD Data Input/Output

SPD Address Input

Write Protect for SPD

No Connection

DESCRIPTION

The system clock input. All other inputs are registered to the SDRAM on the

rising edge of CLK

Controls internal clock signal and when deactivated, the SDRAM will be one

of the states among power down, suspend or self refresh

Enables or disables all inputs except CK, CKE and DQM

Selects bank to be activated during /RAS activity

Selects bank to be read/written during /CAS activity

Row Address : RA0 ~ RA11, Column Address : CA0 ~ CA9

Auto-precharge flag : A10

/RAS, /CAS and /WE define the operation

Refer function truth table for details

when REGE input is Low, in Registered Mode when REGE input is High

Controls output buffers in read mode and masks input data in write mode

Multiplexed data input / output pin

Check bits for ECC

Power supply for internal circuits and input buffers

Ground

Serial Presence Detect Clock input

Serial Presence Detect Data input/output

Serial Presence Detect Address Input

Write Protect for Serial Presence Detect on DIMM

No connection

Rev. 0.1/May.01

PC133 SDRAM Registered DIMM

HYM71V16C735HCT8M Series

PIN ASSIGNMENTS

FRONT SIDE

PIN NO.

BACK SIDE

PIN NO.

FRONT SIDE

PIN NO.

BACK SIDE

PIN NO.

125

126

127

128

129

130

131

132

133

134

135

136

137

138

139

140

141

142

143

144

145

146

147

148

149

150

151

152

153

154

155

156

157

158

159

160

161

162

163

164

165

166

167

168

NAME

VSS

DQ0

DQ1

DQ2

DQ3

VCC

DQ4

DQ5

DQ6

DQ7

NAME

VSS

DQ32

DQ33

DQ34

DQ35

VCC

DQ36

DQ37

DQ38

DQ39

NAME

VCC

CK0

VSS

/S2

DQM2

DQM3

VCC

CB2

CB3

VSS

DQ16

DQ17

DQ18

DQ19

VCC

DQ20

VSS

DQ21

DQ22

DQ23

VCC

DQ24

DQ25

DQ26

DQ27

VCC

DQ28

DQ29

DQ30

DQ31

VSS

*CK2

SDA

SCL

VCC

NAME

*CK1

VSS

CKE0

DQM6

DQM7

VCC

CB6

CB7

VSS

DQ48

DQ49

DQ50

DQ51

VCC

DQ52

REGE

VSS

DQ53

DQ54

DQ55

VCC

DQ56

DQ57

DQ58

DQ59

VCC

DQ60

DQ61

DQ62

DQ63

VSS

*CK3

SA0

SA1

SA2

VCC

Architecture Key

DQ8

VSS

DQ9

DQ10

DQ11

DQ12

DQ13

VCC

DQ14

DQ15

CB0

CB1

VSS

VCC

/WE

DQM0

DQM1

/S0

VSS

A10/AP

BA1

VCC

100

101

102

103

104

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

124

DQ40

VSS

DQ41

DQ42

DQ43

DQ44

DQ45

VCC

DQ46

DQ47

CB4

CB5

VSS

VCC

/CAS

DQM4

DQM5

/RAS

VSS

BA0

A11

VCC

Voltage Key

Note : * CK1 ~ CK3 are connected with termination R/C (Refer to the block diagram)

Rev. 0.1/May.01

PC133 SDRAM Registered DIMM

HYM71V16C735HCT8M Series

BLOCK DIAGRAM

Note : 1. The serial resistor values of DQs are 10ohms

2. The padding capacitance of termination R/C for CK1~CK3 is 12pF

Rev. 0.1/May.01

PC133 SDRAM Registered DIMM

HYM71V16C735HCT8M Series

SERIAL PRESENCE DETECT

BYTE

NUMBER

BYTE0

BYTE1

BYTE2

BYTE3

BYTE4

BYTE5

BYTE6

BYTE7

BYTE8

BYTE9

BYTE10

BYTE11

BYTE12

BYTE13

BYTE14

BYTE15

BYTE16

BYTE17

BYTE18

BYTE19

BYTE20

BYTE21

BYTE22

BYTE23

BYTE24

BYTE25

BYTE26

BYTE27

BYTE28

BYTE29

BYTE30

BYTE31

BYTE32

BYTE33

BYTE34

BYTE35

BYTE36

~61

BYTE62

BYTE63

BYTE64

BYTE65

~71

FUNCTION

DESCRIPTION

# of Bytes Written into Serial Memory at Module

Manufacturer

Total # of Bytes of SPD Memory Device

Fundamental Memory Type

# of Row Addresses on This Assembly

# of Column Addresses on This Assembly

# of Module Banks on This Assembly

Data Width of This Assembly

Data Width of This Assembly (Continued)

Voltage Interface Standard of This Assembly

SDRAM Cycle Time @/CAS Latency=3

Access Time from Clock @/CAS Latency=3

DIMM Configuration Type

Refresh Rate/Type

Primary SDRAM Width

Error Checking SDRAM Width

Minimum Clock Delay Back to Back Random Column

Address

Burst Lenth Supported

# of Banks on Each SDRAM Device

SDRAM Device Attributes, /CAS Lataency

SDRAM Device Attributes, /CS Lataency

SDRAM Device Attributes, /WE Lataency

SDRAM Module Attributes

SDRAM Device Attributes, General

SDRAM Cycle Time @/CAS Latency=2

Access Time from Clock @/CAS Latency=2

SDRAM Cycle Time @/CAS Latency=1

Access Time from Clock @/CAS Latency=1

Minimum Row Precharge Time (tRP)

Minimum Row Active to Row Active Delay (tRRD)

Minimum /RAS to /CAS Delay (tRCD)

Minimum /RAS Pulse Width (tRAS)

Module Bank Density

Command and Address Signal Input Setup Time

Command and Address Signal Input Hold Time

Data Signal Input Setup Time

Data Signal Input Hold Time

Superset Information (may be used in future)

SPD Revision

Checksum for Byte 0~62

Manufacturer JEDEC ID Code

....Manufacturer JEDEC ID Code

1.5ns

0.8ns

1.5ns

0.8ns

Intel SPD 1.2A

Hynix JEDED ID

Unused

HSI(Korea Area)

HSA (United States Area)

HSE (Europe Area)

HSJ (Japan Area)

Asia Area

9Fh

ADh

FFh

0*h

1*h

2*h

3*h

4*h

7.5ns

5.4ns

ECC

15.625us

/ Self Refresh Supported

tCCD = 1 CLK

1,2,4,8,Full Page

4 Banks

/CAS Latency=2,3

/CS Latency=0

/WE Latency=0

Registered/Buffered inputs, with PLL

+/- 10% voltage tolerence, Burst Read

Single Bit Write, Precharge All, Auto

Precharge, Early RAS Precharge

7.5ns

5.7ns

15ns

45ns

128MB

1.5ns

0.8ns

1.5ns

0.8ns

15h

08h

15h

08h

00h

12h

3, 8

FUNCTION

-K

128 Bytes

256 Bytes

SDRAM

1 Bank

72 Bits

LVTTL

VALUE

-H

-K

80h

08h

04h

0Ch

0Ah

01h

48h

00h

01h

-H

NOTE

7.5ns

5.4ns

75h

54h

02h

80h

08h

01h

8Fh

04h

06h

01h

1Fh

0Eh

75h

54h

00h

0Fh

2Dh

20h

75h

54h

20ns

15ns

20ns

45ns

A0h

60h

00h

14h

0Fh

14h

2Dh

15h

08h

15h

08h

BYTE72

Manufacturing Location

Rev. 0.1/May.01

查看更多（仅显示前5页内容，查看全部内容请下载文档。）>

HYM71V16C735HCT8M-H相似产品对比

	HYM71V16C735HCT8M-H	HYM71V16C735HCT8M-K
描述	Synchronous DRAM Module, 16MX72, 5.4ns, CMOS, DIMM-168	Synchronous DRAM Module, 16MX72, 5.4ns, CMOS, DIMM-168
厂商名称	SK Hynix(海力士)	SK Hynix(海力士)
零件包装代码	DIMM	DIMM
包装说明	DIMM, DIMM168	DIMM, DIMM168
针数	168	168
Reach Compliance Code	unknown	unknown
ECCN代码	EAR99	EAR99
访问模式	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST
最长访问时间	5.4 ns	5.4 ns
其他特性	AUTO/SELF REFRESH	AUTO/SELF REFRESH
最大时钟频率 (fCLK)	133 MHz	133 MHz
I/O 类型	COMMON	COMMON
JESD-30 代码	R-XDMA-N168	R-XDMA-N168
内存密度	1207959552 bit	1207959552 bit
内存集成电路类型	SYNCHRONOUS DRAM MODULE	SYNCHRONOUS DRAM MODULE
内存宽度	72	72
功能数量	1	1
端口数量	1	1
端子数量	168	168
字数	16777216 words	16777216 words
字数代码	16000000	16000000
工作模式	SYNCHRONOUS	SYNCHRONOUS
最高工作温度	70 °C	70 °C
组织	16MX72	16MX72
输出特性	3-STATE	3-STATE
封装主体材料	UNSPECIFIED	UNSPECIFIED
封装代码	DIMM	DIMM
封装等效代码	DIMM168	DIMM168
封装形状	RECTANGULAR	RECTANGULAR
封装形式	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY
电源	3.3 V	3.3 V
认证状态	Not Qualified	Not Qualified
刷新周期	4096	4096
自我刷新	YES	YES
最大待机电流	0.11 A	0.11 A
最大压摆率	5.5 mA	5.5 mA
最大供电电压 (Vsup)	3.6 V	3.6 V
最小供电电压 (Vsup)	3 V	3 V
标称供电电压 (Vsup)	3.3 V	3.3 V
表面贴装	NO	NO
技术	CMOS	CMOS
温度等级	COMMERCIAL	COMMERCIAL
端子形式	NO LEAD	NO LEAD
端子节距	1.27 mm	1.27 mm
端子位置	DUAL	DUAL

推荐资源

PIC定时器设置工具: 34000...; 小瑞 Microchip MCU

现在嵌入开发的前景如何,想去参加一下培训: 现在嵌入开发的前景如何,想去参加一下培训主要目的是想转行做开发...; thanks1 嵌入式系统

芯灵思SinlinxA33开发板无线wifi设置: 1）启动无线网卡 ifconfig wlan0 up 2）列出可用网络 iwlist wlan0 scan 3）连接到网络热点 iwconfig wlan0 essid "xxxx" 注：xxxx为热点的名字，连接的热点一定不能有密码，否则无法 ......; babyking 嵌入式系统

关于信号传输协议中的Blanking（空白）: 我在BT.656（一个视频数据传输协议）的数据传输协议中看到,对数据的传输格式规定有相当大小的Blanking部分,占到整个数据传输块的很大一部分,我弄不清这个Blanking有什么用处呢？...; eeworldcom 嵌入式系统

EDA教学之友: EDA教学之友...; fighting 模拟电子

embedded vb 如何把它编译的程序，转成cab阿。在线等: embedded vb 如何把它编译的程序，转成cab阿。在线等我初次是用这个软件，在他的模拟ppc 2002上已经可以使用了，但是我想安装在真实的机器上测试，不知道怎么弄希望搞人指教...; jurryz 嵌入式系统

车载导航中人机语音交互系统的设计与实现

　　语音作为自然的人机接口，可以使车载导航系统实现更安全、更人性化的操作。通过国内外车载导航系统的功能对比可知，支持语音交互是车载导航系统的一个发展趋势。另外，市场信息服务公司J.D Power and Associates的调研数据也表明，56％的消费者更倾向于选择声控的导航系统。因此，开发车载语音导航系统是很有意义的。目前，国内已经具备开发车载语音导航系统的技术基础，特别是文语转换TTS技术...[详细]
基于GPRS的远程心电实时监护仪软件系统

　　当今社会，心脏疾病已严重影响了人们的生命安全，许多突发患者因得不到及时救治而使生命受到威胁。传统的心电监护设备限制了患者的自由，动态心电记录仪（Holter）虽能便携地记录患者日常活动时的心电数据，但是没有实时监护功能，对于危及生命的突发心脏病变帮助不大。　　无线通信技术的日渐成熟使便携式心电实时监护成为可能。利用GPRS无线数据通信技术，可将实时监护功能与Holter结合起来。患者可...[详细]
基于Nios II的多生理参数处理系统

　　随着医疗仪器设备向智能化、微型化、系列化、数字化和多功能方向的发展，医疗设备中逻辑控制器件也由采用中、小规模的集成芯片发展到应用现场可编程门阵列FPGA(Field Programmable Gate Array)。使用FPGA器件可以大大缩短医疗设备的研制周期，减少开发成本，同时还可以很方便地对设计进行在线修改，因此FPGA在医疗设备中有很广泛的应用。　　本文主要搭建一个多生理参数测...[详细]
如何应用计算机信息技术防范输液及用药差错

　　1 概述　　药品犹如“双刃剑”，可以治疗疾病，也可引起严重不良后果，药物的这种双重性取决于用药是否合理。不合理用药的危害十分严重，合理用药的必要性不容质疑，问题在于应采用什么手段才能防范不合理用药。　　防范不合理用药的手段主要有：实行临床药师审查制度；医师、护士、药剂人员资格审批制度；采用“合理用药”审查软件，进行合理用药审查。　　美国在实行临床药师审查制度基础上，于1992年制...[详细]
未来五年中国UHFRFID市场增长率达82.8%

据 IDC 最新发布的报告《中国 RFID 行业解决方案市场 2007-2011 年预测与分析》显示， 2006 年 RFID 跨行业应用总体市场规模为 24.2 亿元 ( 约 3.02 亿美元 ) ，涵盖的应用领域包括供应链、人员、财产、车辆管理，门禁控制、防伪、动物识别等，其中超高频 RFID 应用市场规模占 RFID 总体应用规模的 10....[详细]
台湾晶圆厂登陆将进一步开放政策最快9月出台

　　马英九7月10日表示，晶圆厂赴大陆投资会进一步开放。这是否意味包括晶圆制程朝90纳米及十二英寸晶圆厂近期将可望解禁？台当局“经济部投审会”表示，“经济部”正在研议中，还未决定开放范围，预计八月会紧锣密鼓邀集相关单位及业者协商，晶圆产业进一步开放的具体政策最快九月才会宣布。　　据台湾中广新闻网报道，马英九支持对合理且必要的高科技业，进一步开放登陆投资。这番话被解读目前开放八英寸晶圆及0.1...[详细]
消除多路复用DAC的输出错误

　　在某些应用(如数据记录器)中，具有多路复用模拟输出是非常理想的。当一次仅有单个输出有效时，电压输出DAC" 数模转换器 (DAC)和模拟多路复用器可以实现这个需求。你可以使用此类信号来激活桥路。还可能需要双极输出，但是你可能不愿意放弃哪怕是一比特的分辨率。　　要解决第一个问题，设计者通常实现多路复用器(图1a)。但是这种方法有一个严重缺点：输出准确度可能会由于多路复用器的内部阻抗而大大下降...[详细]
BP01型压力传感器在便携血压计中应用

　　1概述 BP01型压力传感器是为监测血压而专门设计的，主要用于便携式电子血压计。它采用精密厚膜陶瓷芯片和尼龙塑料封装，具有高线性、低噪声和外界应力小的特点；采用内部标定和温度补偿方式，从而提高了测量的精度、稳定性以及可重复性，在全量程范围内，精度为±1％，零点失调不大于±300μV。 2 BP01的主要性能参数 BP01的内部等效电路和外形封装如图1所示；表1所列为BP...[详细]
蓝牙无线通信在医疗监护中的应用

　　目前医疗监护中无法动态掌握患者信息，一旦患者病情恶化，无法在第一时间实施抢救，对数据信息维护效率低。文中首先阐述了蓝牙技术及其在医疗监护中应用的可行性，然后设计了系统框架，给出了具体功能，BlueTooth Wireless Communication Technology Application in Medical Monitoring包括数据采集和语音报警，最后对蓝牙信号在传输...[详细]
Jack Guedj就任Tensilica总裁及CEO

　　Tensilica公司今日全球发布，任命Jack Guedj博士为公司全球总裁及CEO，Tensilica卓越领导团队的扩充将为公司在新一轮增长期中更快发展奠定基础。Jack Guedj拥有丰富管理经验，曾率领多家初创公司快速发展，并担任通信和多媒体领域的知名半导体公司高级管理领导层。Guedj将继任公司创立者Chris Rowen博士的职位，继续推动Tensilica与战略客户在先进处理器...[详细]
Tensilica通用控制CPU在创达特VDSL2中应用

　　Tensilica与创达特公司今日共同宣布双方签署了第二轮Diamond 212GP通用控制CPU内核授权协议。此前创达特公司应用Diamond 212GP内核成功地进行了一款VDSL2 SOC的设计。Diamond 212GP是支持single-MAC DSP功能、面积紧凑、低功耗、IO接口丰富、内存子系统灵活、可综合的32位高性能通用控制CPU内核。　　创达特科技公司CEO谭耀龙表示...[详细]
尽可能提高测试系统利用效率的三种策略

　　尽可能提高仪器利用率减少测试次数　　增加自动化测试系统的吞吐量可以提高效率。使用例如多核处理器、PCI Express、现场可编程门阵列（FPGA）以及NI LabVIEW软件等成品工具（COTS），可以建立并行处理和并行测量系统，从而能够在最短的时间内测试单一被测单元（UUT）。并行测试明显地降低了总测试次数，并且提高了仪器利用率（见图1），但是开发并行测试系统的复杂性是很高的。开...[详细]
飞兆的电平转换器简化SD卡应用设计

飞兆半导体公司 (Fairchild Semiconductor) 推出专为安全数字 (SD) 应用的设计人员而设能够简化其设计的低电压、双电源 SD 接口电平转换 FXL2SD106 ，具备内置的自动方向控制功能，可让器件感测和控制数据流动的方向，而无需方向控制接脚。这种自动方向控制功能降低了设计的复杂性，无需对控制方向的通用 I/O 接口 (GPIO) 进行编程...[详细]
英特尔推出新的嵌入式新处理器及芯片组

　　英特尔推出了面向嵌入式用户的英特尔® 酷睿™2 双核处理器 T9400和移动式英特尔® GM45 高速芯片组，并提供长达7年的超长生命周期支持。本次推出的处理器和芯片组是全新的英特尔® 迅驰® 2 平台的构成组件，可为移动应用程序带来更耐久的电池使用时间和广泛的无线网络互操作性。　　新推出的英特尔® 酷睿™2 双核处理器 T9400经验证可支持英特尔® 5100 内存控制器中枢(MCH)...[详细]
欧胜第一款用于手机的主动噪音消除芯片

2008年7月欧胜微电子宣布，其第一款专为手机应用而设计的主动噪音消除芯片现已开始提供样品。语音通信依然是手机的主要功能。现在的用户期望在任何时间和地点，甚至是在闹市或聚会场所等非常嘈杂环境中都能够进行稳定可靠、清晰可辨的通话。理想的清晰通话需要尽量减少双方的噪音，使通话双方可以听清交谈的全部要点。到目前为止，手机制造商仅仅能够在发送通道上降噪，因此背景噪音未被传...[详细]

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多