Datasheet> 器件分类 > 存储> 存储> MT46V64M16P-6T:A

文档预览

MT46V64M16P-6T:A: 产品描述DDR DRAM, 64MX16, 0.7ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, LEAD FREE, PLASTIC, TSOP-66; 产品类别存储存储; 文件大小2MB，共82页; 制造商Micron Technology; 官网地址http://www.mdtic.com.tw/; 标准

下载文档详细参数选型对比全文预览

MT46V64M16P-6T:A概述

DDR DRAM, 64MX16, 0.7ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, LEAD FREE, PLASTIC, TSOP-66

MT46V64M16P-6T:A规格参数

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Micron Technology
零件包装代码	TSOP
包装说明	TSSOP, TSSOP66,.46
针数	66
Reach Compliance Code	compliant
ECCN代码	EAR99
访问模式	FOUR BANK PAGE BURST
最长访问时间	0.7 ns
其他特性	AUTO/SELF REFRESH
最大时钟频率 (fCLK)	167 MHz
I/O 类型	COMMON
交错的突发长度	2,4,8
JESD-30 代码	R-PDSO-G66
JESD-609代码	e3
长度	22.22 mm
内存密度	1073741824 bit
内存集成电路类型	DDR DRAM
内存宽度	16
功能数量	1
端口数量	1
端子数量	66
字数	67108864 words
字数代码	64000000
工作模式	SYNCHRONOUS
最高工作温度	70 °C
最低工作温度
组织	64MX16
输出特性	3-STATE
封装主体材料	PLASTIC/EPOXY
封装代码	TSSOP
封装等效代码	TSSOP66,.46
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）	260
电源	2.5 V
认证状态	Not Qualified
刷新周期	8192
座面最大高度	1.2 mm
自我刷新	YES
连续突发长度	2,4,8
最大待机电流	0.01 A
最大压摆率	0.535 mA
最大供电电压 (Vsup)	2.7 V
最小供电电压 (Vsup)	2.3 V
标称供电电压 (Vsup)	2.5 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子面层	Matte Tin (Sn)
端子形式	GULL WING
端子节距	0.65 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	30
宽度	10.16 mm

文档预览

下载PDF文档

全文
预览

1Gb: x4, x8, x16 DDR SDRAM

Features

DDR SDRAM

MT46V256M4 – 64 Meg x 4 x 4 Banks

MT46V128M8 – 32 Meg x 8 x 4 Banks

MT46V64M16 – 16 Meg x 16 x 4 Banks

Features

• V

= 2.5V ±0.2V, V

Q = 2.5V ±0.2V

= 2.6V ±0.1V, V

Q = 2.6V ±0.1V (DDR400)

• Bidirectional data strobe (DQS) transmitted/

received with data, that is, source-synchronous data

capture (x16 has two – one per byte)

• Internal, pipelined double-data-rate (DDR)

architecture; two data accesses per clock cycle

• Differential clock inputs (CK and CK#)

• Commands entered on each positive CK edge

• DQS edge-aligned with data for READs; center-

aligned with data for WRITEs

• DLL to align DQ and DQS transitions with CK

• Four internal banks for concurrent operation

• Data mask (DM) for masking write data

(x16 has two – one per byte)

• Programmable burst lengths (BL): 2, 4, or 8

• Auto refresh and self refresh modes

• Longer-lead TSOP for improved reliability (OCPL)

• 2.5V I/O (SSTL_2 compatible)

• Concurrent auto precharge option is supported

•

RAS lockout supported (

RAP =

RCD)

Options

• Configuration

–

256 Meg x 4 (64 Meg x 4 x 4 banks)

–

128 Meg x 8 (32 Meg x 8 x 4 banks)

–

64 Meg x 16 (16 Meg x 16 x 4 banks)

• Plastic package – OCPL

–

66-pin TSOP

(400-mil width, 0.65mm pin pitch)

–

66-pin TSOP (Pb-free)

(400-mil width, 0.65mm pin pitch)

• Timing – cycle time

–

5.0ns @ CL = 3 (DDR400B)

–

6.0ns @ CL = 2.5 (DDR333B)

–

7.5ns @ CL = 2.5 (DDR266B)

• Temperature rating

–

Commercial (0qC to +70qC)

–

Industrial (–40°C to +85°C)

• Revision

Marking

256M4

128M8

64M16

-5B

-6T

-75

None

Notes: 1. Not recommended for new designs.

2. See Table 3 on page 2 for module

compatibility.

Table 1:

Key Timing Parameters

CL = CAS (READ) latency; data-out window is MIN clock rate with 50 percent duty cycle at CL = 2.5

Clock Rate (MHz)

Data-Out

Window

1.6ns

2.0ns

2.5ns

Access

Window

±0.70ns

±0.75ns

DQS–DQ

Skew

0.40ns

0.45ns

0.50ns

Speed Grade

-5B

-6T

-75

CL = 2

133

100

CL = 2.5

167

133

CL = 3

200

n/a

PDF: 09005aef80a2f898/Source: 09005aef82a95a3a

1Gb_DDR_x4x8x16_D1.fm - 1Gb DDR: Rev. J, Core DDR: Rev. E 7/11 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

1Gb: x4, x8, x16 DDR SDRAM

Table of Contents

State Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

General Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

Functional Block Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

Pin Assignments and Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8

Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11

Electrical Specifications – I

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12

Electrical Specifications – DC and AC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26

Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34

DESELECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

NO OPERATION (NOP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

LOAD MODE REGISTER (LMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

ACTIVE (ACT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

PRECHARGE (PRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42

BURST TERMINATE (BST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42

AUTO REFRESH (AR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42

Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

INITIALIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

REGISTER DEFINITION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46

ACTIVE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63

PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76

AUTO REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79

Power-down (CKE Not Active) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81

PDF: 09005aef80a2f898/Source: 09005aef82a95a3a

1Gb_DDRTOC.fm - 1Gb DDR: Rev. J, Core DDR: Rev. E 7/11 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

1Gb: x4, x8, x16 DDR SDRAM

Functional Description

The DDR SDRAM uses a double data rate architecture to achieve high-speed operation.

The double data rate architecture is essentially a 2n-prefetch architecture with an inter-

face designed to transfer two data words per clock cycle at the I/O pins. A single read or

write access for the DDR SDRAM effectively consists of a single 2n-bit-wide, one-clock-

cycle data transfer at the internal DRAM core and two corresponding

n-bit-wide,

one-

half-clock-cycle data transfers at the I/O pins.

A bidirectional data strobe (DQS) is transmitted externally, along with data, for use in

data capture at the receiver. DQS is a strobe transmitted by the DDR SDRAM during

READs and by the memory controller during WRITEs. DQS is edge-aligned with data for

READs and center-aligned with data for WRITEs. The x16 offering has two data strobes,

one for the lower byte and one for the upper byte.

The DDR SDRAM operates from a differential clock (CK and CK#); the crossing of CK

going HIGH and CK# going LOW will be referred to as the positive edge of CK.

Commands (address and control signals) are registered at every positive edge of CK.

Input data is registered on both edges of DQS, and output data is referenced to both

edges of DQS, as well as to both edges of CK.

Read and write accesses to the DDR SDRAM are burst oriented; accesses start at a

selected location and continue for a programmed number of locations in a programmed

sequence. Accesses begin with the registration of an ACTIVE command, which may then

be followed by a READ or WRITE command. The address bits registered coincident with

the ACTIVE command are used to select the bank and row to be accessed. The address

bits registered coincident with the READ or WRITE command are used to select the bank

and the starting column location for the burst access.

The DDR SDRAM provides for programmable READ or WRITE burst lengths of 2, 4, or 8

locations. An auto precharge function may be enabled to provide a self-timed row

precharge that is initiated at the end of the burst access.

As with standard SDR SDRAMs, the pipelined, multibank architecture of DDR SDRAMs

allows for concurrent operation, thereby providing high effective bandwidth by hiding

row precharge and activation time.

An auto refresh mode is provided, along with a power-saving power-down mode. All

inputs are compatible with the JEDEC standard for SSTL_2. All full-drive option outputs

are SSTL_2, Class II compatible.

General Notes

• The functionality and the timing specifications discussed in this data sheet are for the

DLL-enabled mode of operation.

• Throughout the data sheet, the various figures and text refer to DQs as “DQ.” The DQ

term is to be interpreted as any and all DQ collectively, unless specifically stated

otherwise. Additionally, the x16 is divided into two bytes, the lower byte and upper

byte. For the lower byte (DQ[7:0]) DM refers to LDM and DQS refers to LDQS. For the

upper byte (DQ[15:8]) DM refers to UDM and DQS refers to UDQS.

• Complete functionality is described throughout the document and any page or

diagram may have been simplified to convey a topic and may not be inclusive of all

requirements.

• Any specific requirement takes precedence over a general statement.

PDF: 09005aef80768abb/Source: 09005aef82a95a3a

DDR_x4x8x16_Core1.fm - 1Gb DDR: Rev. J; Core DDR Rev. E 7/11 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

MT46V64M16P-6T:A相似产品对比

	MT46V64M16P-6T:A	MT46V256M4TG-6T:A	550492T400DP2B	MT46V128M8P-6T:A	MT46V256M4P-75:A	MT46V128M8P-75:A	MT46V128M8TG-6T:A	MT46V64M16P-75:A	MT46V64M16TG-75:A	MT46V256M4P-6T:A
描述	DDR DRAM, 64MX16, 0.7ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, LEAD FREE, PLASTIC, TSOP-66	DDR DRAM, 256MX4, 0.7ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, PLASTIC, TSOP-66	High Ripple, Long Life, Computer Grade	DDR DRAM, 128MX8, 0.7ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, LEAD FREE, PLASTIC, TSOP-66	DDR DRAM, 256MX4, 0.75ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, LEAD FREE, PLASTIC, TSOP-66	DDR DRAM, 128MX8, 0.75ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, LEAD FREE, PLASTIC, TSOP-66	DDR DRAM, 128MX8, 0.7ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, PLASTIC, TSOP-66	DDR DRAM, 64MX16, 0.75ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, LEAD FREE, PLASTIC, TSOP-66	DDR DRAM, 64MX16, 0.75ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, PLASTIC, TSOP-66	DDR DRAM, 256MX4, 0.7ns, CMOS, PDSO66, 0.400 INCH, 0.65 MM PITCH, LEAD FREE, PLASTIC, TSOP-66
是否无铅	不含铅	含铅	-	不含铅	不含铅	不含铅	含铅	不含铅	含铅	不含铅
是否Rohs认证	符合	不符合	-	符合	符合	符合	不符合	符合	不符合	符合
厂商名称	Micron Technology	Micron Technology	-	Micron Technology	Micron Technology	Micron Technology	Micron Technology	Micron Technology	Micron Technology	Micron Technology
零件包装代码	TSOP	TSOP	-	TSOP	TSOP	TSOP	TSOP	TSOP	TSOP	TSOP
包装说明	TSSOP, TSSOP66,.46	0.400 INCH, 0.65 MM PITCH, PLASTIC, TSOP-66	-	TSSOP, TSSOP66,.46	TSSOP, TSSOP66,.46	TSSOP, TSSOP66,.46	0.400 INCH, 0.65 MM PITCH, PLASTIC, TSOP-66	TSSOP, TSSOP66,.46	0.400 INCH, 0.65 MM PITCH, PLASTIC, TSOP-66	TSSOP, TSSOP66,.46
针数	66	66	-	66	66	66	66	66	66	66
Reach Compliance Code	compliant	unknown	-	unknown	compliant	compliant	not_compliant	unknown	not_compliant	compliant
ECCN代码	EAR99	EAR99	-	EAR99	EAR99	EAR99	EAR99	EAR99	EAR99	EAR99
访问模式	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	-	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST
最长访问时间	0.7 ns	0.7 ns	-	0.7 ns	0.75 ns	0.75 ns	0.7 ns	0.75 ns	0.75 ns	0.7 ns
其他特性	AUTO/SELF REFRESH	AUTO/SELF REFRESH	-	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH
最大时钟频率 (fCLK)	167 MHz	167 MHz	-	167 MHz	133 MHz	133 MHz	167 MHz	133 MHz	133 MHz	167 MHz
I/O 类型	COMMON	COMMON	-	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON
交错的突发长度	2,4,8	2,4,8	-	2,4,8	2,4,8	2,4,8	2,4,8	2,4,8	2,4,8	2,4,8
JESD-30 代码	R-PDSO-G66	R-PDSO-G66	-	R-PDSO-G66	R-PDSO-G66	R-PDSO-G66	R-PDSO-G66	R-PDSO-G66	R-PDSO-G66	R-PDSO-G66
JESD-609代码	e3	e0	-	e3	e3	e3	e0	e3	e0	e3
长度	22.22 mm	22.22 mm	-	22.22 mm	22.22 mm	22.22 mm	22.22 mm	22.22 mm	22.22 mm	22.22 mm
内存密度	1073741824 bit	1073741824 bit	-	1073741824 bit	1073741824 bit	1073741824 bit	1073741824 bit	1073741824 bit	1073741824 bit	1073741824 bit
内存集成电路类型	DDR DRAM	DDR DRAM	-	DDR DRAM	DDR DRAM	DDR DRAM	DDR DRAM	DDR DRAM	DDR DRAM	DDR DRAM
内存宽度	16	4	-	8	4	8	8	16	16	4
功能数量	1	1	-	1	1	1	1	1	1	1
端口数量	1	1	-	1	1	1	1	1	1	1
端子数量	66	66	-	66	66	66	66	66	66	66
字数	67108864 words	268435456 words	-	134217728 words	268435456 words	134217728 words	134217728 words	67108864 words	67108864 words	268435456 words
字数代码	64000000	256000000	-	128000000	256000000	128000000	128000000	64000000	64000000	256000000
工作模式	SYNCHRONOUS	SYNCHRONOUS	-	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS
最高工作温度	70 °C	70 °C	-	70 °C	70 °C	70 °C	70 °C	70 °C	70 °C	70 °C
组织	64MX16	256MX4	-	128MX8	256MX4	128MX8	128MX8	64MX16	64MX16	256MX4
输出特性	3-STATE	3-STATE	-	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY	-	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY
封装代码	TSSOP	TSSOP	-	TSSOP	TSSOP	TSSOP	TSSOP	TSSOP	TSSOP	TSSOP
封装等效代码	TSSOP66,.46	TSSOP66,.46	-	TSSOP66,.46	TSSOP66,.46	TSSOP66,.46	TSSOP66,.46	TSSOP66,.46	TSSOP66,.46	TSSOP66,.46
封装形状	RECTANGULAR	RECTANGULAR	-	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR
封装形式	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	-	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）	260	235	-	260	260	260	235	260	235	260
电源	2.5 V	2.5 V	-	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V
认证状态	Not Qualified	Not Qualified	-	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified
刷新周期	8192	8192	-	8192	8192	8192	8192	8192	8192	8192
座面最大高度	1.2 mm	1.2 mm	-	1.2 mm	1.2 mm	1.2 mm	1.2 mm	1.2 mm	1.2 mm	1.2 mm
自我刷新	YES	YES	-	YES	YES	YES	YES	YES	YES	YES
连续突发长度	2,4,8	2,4,8	-	2,4,8	2,4,8	2,4,8	2,4,8	2,4,8	2,4,8	2,4,8
最大待机电流	0.01 A	0.01 A	-	0.01 A	0.01 A	0.01 A	0.01 A	0.01 A	0.01 A	0.01 A
最大压摆率	0.535 mA	0.525 mA	-	0.525 mA	0.485 mA	0.485 mA	0.525 mA	0.495 mA	0.495 mA	0.525 mA
最大供电电压 (Vsup)	2.7 V	2.7 V	-	2.7 V	2.7 V	2.7 V	2.7 V	2.7 V	2.7 V	2.7 V
最小供电电压 (Vsup)	2.3 V	2.3 V	-	2.3 V	2.3 V	2.3 V	2.3 V	2.3 V	2.3 V	2.3 V
标称供电电压 (Vsup)	2.5 V	2.5 V	-	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V
表面贴装	YES	YES	-	YES	YES	YES	YES	YES	YES	YES
技术	CMOS	CMOS	-	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS
温度等级	COMMERCIAL	COMMERCIAL	-	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL
端子面层	Matte Tin (Sn)	Tin/Lead (Sn/Pb)	-	Matte Tin (Sn)	Matte Tin (Sn)	Matte Tin (Sn)	Tin/Lead (Sn/Pb)	Matte Tin (Sn)	Tin/Lead (Sn/Pb)	Matte Tin (Sn)
端子形式	GULL WING	GULL WING	-	GULL WING	GULL WING	GULL WING	GULL WING	GULL WING	GULL WING	GULL WING
端子节距	0.65 mm	0.65 mm	-	0.65 mm	0.65 mm	0.65 mm	0.65 mm	0.65 mm	0.65 mm	0.65 mm
端子位置	DUAL	DUAL	-	DUAL	DUAL	DUAL	DUAL	DUAL	DUAL	DUAL
处于峰值回流温度下的最长时间	30	30	-	30	30	30	30	30	30	30
宽度	10.16 mm	10.16 mm	-	10.16 mm	10.16 mm	10.16 mm	10.16 mm	10.16 mm	10.16 mm	10.16 mm

推荐资源

uvision4编写的程序没有错，但是执行的结果时Target not created，怎么回事？: uvision4编写的程序没有错，但是执行的结果时Target not created，怎么回事？...; 王恒13512 51单片机

可以显示10 、16 、2、进制的计算器: 可以显示10 、16 、2、进制的计算器，12711...; yangsixing 单片机

李宇春和何洁的令人想入非非的照片: 在举行的2006年度北京流行音乐典礼的后台，李宇春一见到何洁就亲切的以成都话开起了玩笑，而随后谢娜也顶着一头“报纸花”赶来探班，三个人聚在一起霎时让化妆间热闹非凡。李宇春和何洁更是亲 ......; maker 聊聊、笑笑、闹闹

GaN硬件软件合作设计&射频设备架构: 硬件软件合作设计为了充分发挥GaN器件在射频应用中的潜力，必须在所有层面进行创新，包括器件工艺进步和电路架构的增强和修改。特别是最近的软、硬件趋势与机器学习技术的协同设计展示了令 ......; 兰博无线连接

【藏书阁】电磁场与波: 目录：第一章电磁模型第二章矢量分析第三章静电场第四章静电问题的解法第五章稳定电流第六章静磁场第七章时变电磁场和麦克斯韦方程组第八章平面电磁波第九章传输 ......; wzt 无线连接

南湖二分校聚集了近三百人: 根据网友报料，全国学校都在风传，熊姐打人视频，据称是有学校的扛把子作后台，故如此嚣张，事后还在摆渡贴吧挑衅群众，至此，著名论坛KDS至校门口要求给说法，相关图片如下： ......; lopopo 聊聊、笑笑、闹闹

2012信息化新疑点：医疗大数据也是谎言?

　　关于大数据的“惊天谎言”一直传闻不休。无论你走到哪里，都无处不在。在Google搜索这个词组，搜索结果超过13亿条。它甚至在维基百科拥有专门的条目。来自全球第一大应用软件商SAP公司的CTO提出观点。文中从专业的角度分析了大数据的处理方式，并通过comScore 和Airtel Vodafone公司为例说明了大数据的使用方法和方案。　　《福布斯》杂志发表了一篇题为《大数据是个大谎言》的...[详细]
基于LabWindows/CVI的光谱分析系统的设计与实现

　　针对WDP500-2A平面光栅单色仪在不同电流下测试大功率激光二极管的发射波长时，匹配激光二极管的自动化程度不高、效率低以及分析界面不友好等缺点。　　采用自制的RS232串口通讯接口卡，并运用美国NI公司的虚拟仪器编程语言LabWindows/CVI开发分析软件，实现了单色仪的自动定位、扫描、数据分析、数据处理等功能。该光谱分析系统运行良好，提高了测试效率。　　1 引言 ...[详细]
基于FPGA的汽车视频和图形控制系统设计

LCD显示器真是无处不在，在家庭、超市、体育馆以及汽车内你都可以见到它们的身影。无疑车载LCD显示系统是增长最快的市场。增长的动力包括：不断下降的显示器价格、不断提升的用户体验、更多的产品性能以及车内消费类产品的集结。典型的图形显示系统一般都是利用标准的特殊应用标准处理器(ASSP)或者定制的特殊应用集成电路(ASIC)作为控制器来构建的。但汽车图形设计师在利用这些器件构建系统时遭...[详细]
基于FPGA的数字频率合成器设计与实现

摘要：为了产生稳定激励信号的目的，采用Verilog硬件语言在FPGA上实现了数字频率合成器的设计，该设计包括累加器、波形存储器、AD转换、低通滤波器等；对累加器、波形存储器都进行了仿真，并下载到FPGA中，经A／D转换，滤波，获得了稳定的正弦激励信号。本设计只实现了正弦信号设计，通过对波形存储器数据改变，可以实现任意波形的输出。关键词：FPGA；数字频率合成器；信号发生器；Verilog...[详细]
中国移动首款TD-SCDMA NFC手机研制成功

7月11日北京消息：来自中国移动的最新消息，首款具备NFC（近距离非接触通信技术）支持的TD-SCDMA手机已研制成功。该款TD-SCDMA NFC手机，支持NFC卡模拟、读写器及点对点三大功能，满足金融级安全要求，可在手机支付业务中使用。据了解，NFC是一种基于13.56MHz标准的近距离非接触通信技术，目前我们日常使用的公交卡、门禁卡、会员卡以及部分支持非接触功能的银行卡都采用了这...[详细]
晶源再增发目标公司高管突击入股

今年5月刚刚完成一次定向增发后，今日，晶源电子（002049，前收盘价22.15元）再推出发行股份购买资产及配套融资预案。据此，公司将向包括国微投资在内的6位股东发行5514.77万股，购买其所持有的国微电子96.4878%的股份，同时向不特定对象发行1853.81万股，募集配套资金约3.5亿元。《每日经济新闻》记者注意到，连续两次定增后，晶源电子的总股本将增至3.15亿股，公司本不丰...[详细]
诺基亚设计团队:沉浸式研究与机敏哲学

诺基亚智能手机设计副总裁尼基•巴顿（Nikki Barton）　　搜狐IT消息北京时间7月10日消息，《福布斯》杂志网站近日撰文称，陷入困境的诺基亚希望希望用鲜艳的颜色和简约的设计重新吸引消费者的注意。　　全文概要如下：　　外观与功能精心设计　　诺基亚最新款智能手机也许正在追赶无处不在的iPhone和Android手机，但芬兰手机制造商希望用最新款Lumia系列手机的鲜艳颜...[详细]
RIM专利价值33.7亿美元：专家表示怀疑

北京时间7月11日消息，业界专家弗洛里安·穆勒(Florian Mueller)最近撰文，讨论了RIM的专利价值，认为它可能不如想像中值钱。　　本周一，《国际商业时报》刊文称，RIM专利价值33.7亿美元。穆勒认为RIM有3357项专利，如果净价值33.7亿美元，投资者会有许多的疑问。　　穆勒进一步称，RIM正采取一个立场，那就是对自己的产品业务没有多少信心。　　文章谈及Google...[详细]
台积电第二季度营收刷新记录

台积电虽然六月份营收较5月份下降1.6%，但整个第二季度营收42.7亿美元，刷新了公司的记录。而台积电六月份同比增长了18%。台积电预计第二季度毛利为49%。而联华电子六月份销售额同比增长了1%，，环比下降了0.9%。到今年六月底位置，联华电子的销售额与去年同期相比下降了8.68%。 ...[详细]
评论：英特尔与AMD前景迥异

7月10日消息，据国外媒体报道，英特尔与AMD周一给半导体行业带来了两个形成鲜明对比的消息。英特尔周一收盘后宣布了其对荷兰半导体公司ASML控股(ASML Holding NV)的首个投资计划，英特尔将分两个阶段总共向ASML控股投资40多亿美元。另一方面，就在英特尔公布以上消息几分钟后AMD表示，由于其在中国及欧洲的渠道销售弱于预期，且疲软的消费者购买环境也对该公司业务产生了不利影响，预计...[详细]
iPad充电器充爆iPhone手机电池(图)

　　蔡先生被充爆了的iphone手机电池蔡先生供图　　近日，蔡先生用iPad充电器在给iPhone充电时，手机电池竟被充爆了。　　业内人士提醒，虽然苹果官方表示iPad和iPhone充电器基本可以混用，但建议还是区分开来使用。　　另外，业内人士分析，锂离子电池寿命三大敌人是：温度过高、过充和过放。　　用户为了快速而混充　　半年都没事突然就爆了　　7月8日上午，蔡...[详细]
怎么判定笔记本电池的好坏

选择笔记本电池主要是考虑电量、外观、品质等几项因素。关于电量，我们经常能看到某厂商宣传其产品是采用多少芯多少毫安等数值来表示电池电量，久而久之大家会觉得毫安数越大，电池的工作时间越长。其实决定电脑耗电量的指标，我们常用功率标称。电池的功率应该是电压乘电流得到，相同毫安时的电池，主要看电芯的数量以及混联方式，如2并4串的8芯混联方式，就会比2并2串的4芯混联在功率上高许多。不过，电芯数量的增加...[详细]
基于Linux的动态电源管理:使嵌入式设备更节能

　　为了在产品众多、竞争激烈的市场上使产品与众不同，手持设备的制造商们往往把电池寿命和电源管理作为手机、PDA、多媒体播放器、游戏机、其它便携式消费类设备等产品的关键卖点来考虑。用户是从电池寿命这方面来看待电源管理的成效，其实它是多种因素共同作用的结果，这些因素包括 CPU 功能、系统软件、中间件，以及使用户可以在更长的充电或更换电池的间隔时间内享用各自设备的策略。　　电源管理范围　　任...[详细]
联发科技与Twitter宣布全球战略合作

【北京讯】2012年7月11日，全球无线通讯及数字媒体 IC 设计领导厂商联发科技股份有限公司 (MediaTek, Inc.) 今日宣布与社交网站领导品牌Twitter展开全球战略合作。联发科技的 MRE 软件平台将预先搭载 Twitter 服务，让广大新兴市场的功能手机用户只要一机在手，就能通过 Twitter 各种应用与服务以享受快速的移动通讯生活。全球移动上网使用量每年不断增加，在新...[详细]
Altera推出最新IP内核产品

2012年7月11号，北京——Altera公司(NASDAQ: ALTR)今天宣布，推出40-Gbps以太网(40GbE)和100-Gbps以太网(100GbE)知识产权(IP)内核产品。这些内核能够高效的构建需要大吞吐量标准以太网连接的系统，包括，芯片至光模块、芯片至芯片以及背板应用等。介质访问控制(MAC)和物理编码子层以及物理介质附加(PCS+PMA)子层IP内核符合IEEE 802.3b...[详细]

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多

随便看看