电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CY7C1006D-12VXC

产品描述Standard SRAM, 256KX4, 12ns, CMOS, PDSO28, 0.300 INCH, LEAD FREE, SOJ-28
产品类别存储    存储   
文件大小143KB,共10页
制造商Cypress(赛普拉斯)
标准  
下载文档 详细参数 选型对比 全文预览

CY7C1006D-12VXC概述

Standard SRAM, 256KX4, 12ns, CMOS, PDSO28, 0.300 INCH, LEAD FREE, SOJ-28

CY7C1006D-12VXC规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Cypress(赛普拉斯)
零件包装代码SOJ
包装说明SOJ, SOJ28,.34
针数28
Reach Compliance Codecompliant
ECCN代码3A991.B.2.B
最长访问时间12 ns
I/O 类型COMMON
JESD-30 代码R-PDSO-J28
JESD-609代码e4
长度17.907 mm
内存密度1048576 bit
内存集成电路类型STANDARD SRAM
内存宽度4
湿度敏感等级3
功能数量1
端子数量28
字数262144 words
字数代码256000
工作模式ASYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织256KX4
输出特性3-STATE
封装主体材料PLASTIC/EPOXY
封装代码SOJ
封装等效代码SOJ28,.34
封装形状RECTANGULAR
封装形式SMALL OUTLINE
并行/串行PARALLEL
峰值回流温度(摄氏度)260
电源5 V
认证状态Not Qualified
座面最大高度3.556 mm
最大待机电流0.003 A
最小待机电流2 V
最大压摆率0.05 mA
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子面层Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式J BEND
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间40
宽度7.5057 mm

文档预览

下载PDF文档
PRELIMINARY
CY7C106D
CY7C1006D
1-Mbit (256K x 4) Static RAM
Features
• Pin- and function-compatible with
CY7C106B/CY7C1006B
• High speed
— t
AA
= 10 ns
• CMOS for optimum speed/power
• Low active power
— I
CC
= 60 mA @ 10 ns
• Low CMOS standby power
— I
SB2
= 3.0 mA
• Data Retention at 2.0V
• Automatic power-down when deselected
• TTL-compatible inputs and outputs
• Available in Pb-Free packages
Functional Description
[1]
The CY7C106D and CY7C1006D are high-performance
CMOS static RAMs organized as 262,144 words by 4 bits.
Easy memory expansion is provided by an active LOW Chip
Enable (CE), an active LOW Output Enable (OE), and tri-state
drivers. These devices have an automatic power-down feature
that reduces power consumption by more than 65% when the
devices are deselected.
Writing to the devices is accomplished by taking Chip Enable
(CE) and Write Enable (WE) inputs LOW. Data on the four I/O
pins (I/O
0
through I/O
3
) is then written into the location
specified on the address pins (A
0
through A
17
).
Reading from the devices is accomplished by taking Chip
Enable (CE) and Output Enable (OE) LOW while forcing Write
Enable (WE) HIGH. Under these conditions, the contents of
the memory location specified by the address pins will appear
on the four I/O pins.
The four input/output pins (I/O
0
through I/O
3
) are placed in a
high-impedance state when the devices are deselected (CE
HIGH), the outputs are disabled (OE HIGH), or during a write
operation (CE and WE LOW).
The CY7C106D is available in a standard 400-mil-wide
Pb-Free SOJ; the CY7C1006D is available in a standard
300-mil-wide Pb-Free SOJ.
Logic Block Diagram
Pin Configuration
SOJ
Top View
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
A
10
CE
OE
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
INPUT BUFFER
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
ROW DECODER
I/O
3
SENSE AMPS
I/O
2
I/O
1
I/O
0
POWER
DOWN
512 x 512 x 4
ARRAY
V
CC
A
17
A
16
A
15
A
14
A
13
A
12
A
11
NC
I/O
3
I/O
2
I/O
1
I/O
0
WE
COLUMN
DECODER
CE
WE
OE
Note:
1. For guidelines on SRAM system design, please refer to the ‘System Design Guidelines’ Cypress application note, available on the internet at www.cypress.com.
A
0
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
Cypress Semiconductor Corporation
Document #: 38-05459 Rev. *C
3901 North First Street
San Jose
,
CA 95134
408-943-2600
Revised January 11, 2005

CY7C1006D-12VXC相似产品对比

CY7C1006D-12VXC CY7C106D-12VXC CY7C106D-12VXI CY7C1006D-12VXI CY7C106D-10VXC CY7C1006D-10VXC
描述 Standard SRAM, 256KX4, 12ns, CMOS, PDSO28, 0.300 INCH, LEAD FREE, SOJ-28 Standard SRAM, 256KX4, 12ns, CMOS, PDSO28, 0.400 INCH, LEAD FREE, SOJ-28 Standard SRAM, 256KX4, 12ns, CMOS, PDSO28, 0.400 INCH, LEAD FREE, SOJ-28 Standard SRAM, 256KX4, 12ns, CMOS, PDSO28, 0.300 INCH, LEAD FREE, SOJ-28 Standard SRAM, 256KX4, 10ns, CMOS, PDSO28, 0.400 INCH, LEAD FREE, SOJ-28 Standard SRAM, 256KX4, 10ns, CMOS, PDSO28, 0.300 INCH, LEAD FREE, SOJ-28
是否无铅 不含铅 不含铅 不含铅 不含铅 不含铅 不含铅
是否Rohs认证 符合 符合 符合 符合 符合 符合
零件包装代码 SOJ SOJ SOJ SOJ SOJ SOJ
包装说明 SOJ, SOJ28,.34 SOJ, SOJ28,.44 SOJ, SOJ28,.44 SOJ, SOJ28,.34 SOJ, SOJ28,.44 SOJ, SOJ28,.34
针数 28 28 28 28 28 28
Reach Compliance Code compliant compliant compliant compliant compliant compliant
ECCN代码 3A991.B.2.B 3A991.B.2.B 3A991.B.2.B 3A991.B.2.B 3A991.B.2.B 3A991.B.2.B
最长访问时间 12 ns 12 ns 12 ns 12 ns 10 ns 10 ns
I/O 类型 COMMON COMMON COMMON COMMON COMMON COMMON
JESD-30 代码 R-PDSO-J28 R-PDSO-J28 R-PDSO-J28 R-PDSO-J28 R-PDSO-J28 R-PDSO-J28
JESD-609代码 e4 e4 e4 e4 e4 e4
长度 17.907 mm 18.415 mm 18.415 mm 17.907 mm 18.415 mm 17.907 mm
内存密度 1048576 bit 1048576 bit 1048576 bit 1048576 bit 1048576 bit 1048576 bit
内存集成电路类型 STANDARD SRAM STANDARD SRAM STANDARD SRAM STANDARD SRAM STANDARD SRAM STANDARD SRAM
内存宽度 4 4 4 4 4 4
湿度敏感等级 3 3 3 3 3 3
功能数量 1 1 1 1 1 1
端子数量 28 28 28 28 28 28
字数 262144 words 262144 words 262144 words 262144 words 262144 words 262144 words
字数代码 256000 256000 256000 256000 256000 256000
工作模式 ASYNCHRONOUS ASYNCHRONOUS ASYNCHRONOUS ASYNCHRONOUS ASYNCHRONOUS ASYNCHRONOUS
最高工作温度 70 °C 70 °C 85 °C 85 °C 70 °C 70 °C
组织 256KX4 256KX4 256KX4 256KX4 256KX4 256KX4
输出特性 3-STATE 3-STATE 3-STATE 3-STATE 3-STATE 3-STATE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SOJ SOJ SOJ SOJ SOJ SOJ
封装等效代码 SOJ28,.34 SOJ28,.44 SOJ28,.44 SOJ28,.34 SOJ28,.44 SOJ28,.34
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE
并行/串行 PARALLEL PARALLEL PARALLEL PARALLEL PARALLEL PARALLEL
峰值回流温度(摄氏度) 260 260 260 260 260 260
电源 5 V 5 V 5 V 5 V 5 V 5 V
认证状态 Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified
座面最大高度 3.556 mm 3.7592 mm 3.7592 mm 3.556 mm 3.7592 mm 3.556 mm
最大待机电流 0.003 A 0.003 A 0.003 A 0.003 A 0.003 A 0.003 A
最小待机电流 2 V 2 V 2 V 2 V 2 V 2 V
最大压摆率 0.05 mA 0.05 mA 0.05 mA 0.05 mA 0.05 mA 0.05 mA
最大供电电压 (Vsup) 5.5 V 5.5 V 5.5 V 5.5 V 5.5 V 5.5 V
最小供电电压 (Vsup) 4.5 V 4.5 V 4.5 V 4.5 V 4.5 V 4.5 V
标称供电电压 (Vsup) 5 V 5 V 5 V 5 V 5 V 5 V
表面贴装 YES YES YES YES YES YES
技术 CMOS CMOS CMOS CMOS CMOS CMOS
温度等级 COMMERCIAL COMMERCIAL INDUSTRIAL INDUSTRIAL COMMERCIAL COMMERCIAL
端子面层 Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式 J BEND J BEND J BEND J BEND J BEND J BEND
端子节距 1.27 mm 1.27 mm 1.27 mm 1.27 mm 1.27 mm 1.27 mm
端子位置 DUAL DUAL DUAL DUAL DUAL DUAL
处于峰值回流温度下的最长时间 40 40 40 40 40 40
宽度 7.5057 mm 10.16 mm 10.16 mm 7.5057 mm 10.16 mm 7.5057 mm
厂商名称 Cypress(赛普拉斯) Cypress(赛普拉斯) Cypress(赛普拉斯) - - Cypress(赛普拉斯)
Base Number Matches - 1 1 1 1 -
电子技术的终极是否到来?
目前芯片技术已经到达纳米时代,电脑也从台式机到笔记本,发展到手持设备,感觉电子技术的终极已经来临。 怎么办呢?...
tiedollars 嵌入式系统
PPC 扩展菜单
我想在系统菜单中添加一个分隔符, 以区分不同类别的菜单项. 在QueryContextMenu中调用AppendMenu函数, 函数可以成功, 但分隔符却看不到. 请问这可能是什么原因? HRESULT STDMETHODCALLTYPE ......
dengqiang 嵌入式系统
21世纪嵌入式时代
很多初入嵌入式开发的新手都会对嵌入式就业前景表示疑问,今天 让福州卓跃教育的课程教师就福州嵌入式的就业前景先做个简单的介绍. 首先,要了解嵌入式的就业前景,要先了解什么是嵌入式。嵌入 ......
rwogn 嵌入式系统
电源设计中的电容使用情况
这里,只介绍一下电路板电源设计中的电容使用情况。这往往又是电源设计中最容易被忽略的地方。很多人搞 ARM,搞 DSP,搞 FPGA,乍一看似乎搞的很高深,但未必有能力为自己的系统提供一套廉价可 ......
Jacktang 模拟与混合信号
请问如何用verilog实现一个迭代方程呀?
请问各位verilog如何实现以下这个功能: 运算精度为32比特,其中符号位1比特,整数部分9比特,小数部分23比特。迭代方程组如下: x(i+1)=1-u*x(i)*x(i) 如果初值分别都知道,迭代次数1000,如何 ......
kinglihongyu FPGA/CPLD
Qorvo PAC®系列芯片在高速直流电机控制中的应用
1.分享《PAC®系列芯片在高速直流电机控制中的应用》,为大家带来了Qorvo这在方面的硬实力。 在一个常见的电机控制系统中,一版一般包含有DC/DC、LDO和MCU等器件。这些独立的元器件不但会使 ......
Jacktang 无线连接

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2897  820  238  1670  182  59  17  5  34  4 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved