MK2049-03SITR

这份文档是关于MK2049-02/03通信时钟锁相环（PLL）的数据手册，由Integrated Circuit Systems, Inc.（ICS）发布。以下是一些值得关注的技术信息：

1. 产品概述：

   • MK2049-02/03是基于锁相环（PLL）的时钟合成器，可以接受多种输入频率。
   • 设计用于生成与8 kHz背板时钟频率锁定和相位锁定的时钟，简化通信系统中的时钟同步。

2. 主要特性：

   • 20引脚SOIC封装。
   • 大多数时钟选择上具有固定的输入-输出相位关系。
   • 符合TR62411、ETS300 011和GR-1244规范，适用于MTIE、Pull-in/Hold-in范围、相位瞬变和抖动生成。
   • 可以接受多种输入：8 kHz背板时钟、环路定时频率或10-28 MHz。
   • 在外部模式下，可以锁定8 kHz ±100 ppm的输入。
   • 缓冲模式允许10-28 MHz输入的抖动衰减，以及x1/x0.5或x2/x4的输出。
   • 精确的内部比率实现零ppm误差。
   • 输出时钟速率包括T1、E1、T3、E3、ISDN、xDSL和OC3子倍频。

3. 电气规格：

   • 工作电压为5V ±5%。
   • 输入高电平电压（VIH）为2V，输入低电平电压（VIL）为0.8V。
   • 输出高电平电压（IOH=-4 mA）为VDD-0.4V，输出低电平电压（IOL=8 mA）为0.4V。
   • 无负载时的工作电源电流（IDD）为20mA。

4. 操作模式：

   • 外部模式：接受外部8 kHz时钟并生成多种通信时钟频率。
   • 环路定时模式：可以去除标准高频通信时钟的抖动。
   • 缓冲模式：接受更宽范围的输入时钟，衰减输入抖动，并提供x1, x2, x4或输入频率的1/2的输出。

5. 输入和输出同步：

   • MK2049-02/03提供了零延迟特性，在大多数选择中，输入和输出之间有固定的相位关系。

6. PCB布局和外部组件选择：

   • 文档提供了详细的PCB布局指南，强调了CAP1和CAP2引脚对噪声和漏电的敏感性。
   • 推荐使用高质量的陶瓷电容器，避免使用极性或电解电容器。
   • 提供了确定晶体频率调整电容器值的步骤。

7. 晶体规格：

   • 提供了晶体的规格，包括负载电容、等效串联电阻等参数。

8. 订购信息：

   • 提供了不同温度范围的封装选项，如MK2049-02S（0至70°C）和MK2049-02SI（-40至85°C）。

9. 法律声明：

   • ICS不承担因使用该产品或侵犯第三方专利或其他权利而引起的责任。