Pulse Discriminator Delay Line, Programmable, 1-Func, 63-Tap, Complementary Output, TTL,
参数名称 | 属性值 |
厂商名称 | Data Delay Devices |
Reach Compliance Code | compliant |
其他特性 | CAN ALSO BE USED AS A PROGRAMMABLE DELAY LINE; PULSE WIDTH CHANGE PER STEP = 5+-1.5NS |
系列 | F |
JESD-30 代码 | R-XDIP-T40 |
逻辑集成电路类型 | PULSE DISCRIMINATOR DELAY LINE |
功能数量 | 1 |
抽头/阶步数 | 63 |
端子数量 | 40 |
最高工作温度 | 125 °C |
最低工作温度 | -55 °C |
输出极性 | COMPLEMENTARY |
封装主体材料 | UNSPECIFIED |
封装代码 | DIP |
封装形状 | RECTANGULAR |
封装形式 | IN-LINE |
可编程延迟线 | YES |
认证状态 | Not Qualified |
座面最大高度 | 7.493 mm |
最大供电电压 (Vsup) | 5.25 V |
最小供电电压 (Vsup) | 4.75 V |
标称供电电压 (Vsup) | 5 V |
表面贴装 | NO |
技术 | TTL |
温度等级 | MILITARY |
端子形式 | THROUGH-HOLE |
端子节距 | 2.54 mm |
端子位置 | DUAL |
宽度 | 15.24 mm |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved