电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74LVC1G08GV-Q100,125

产品描述AND Gate, LVC/LCX/Z Series, 1-Func, 2-Input, CMOS, PDSO5
产品类别逻辑    逻辑   
文件大小146KB,共13页
制造商NXP(恩智浦)
官网地址https://www.nxp.com
下载文档 详细参数 选型对比 全文预览

74LVC1G08GV-Q100,125概述

AND Gate, LVC/LCX/Z Series, 1-Func, 2-Input, CMOS, PDSO5

74LVC1G08GV-Q100,125规格参数

参数名称属性值
厂商名称NXP(恩智浦)
包装说明SSOP,
Reach Compliance Codeunknown
系列LVC/LCX/Z
JESD-30 代码R-PDSO-G5
长度2.9 mm
逻辑集成电路类型AND GATE
功能数量1
输入次数2
端子数量5
最高工作温度125 °C
最低工作温度-40 °C
封装主体材料PLASTIC/EPOXY
封装代码SSOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE, SHRINK PITCH
传播延迟(tpd)10.5 ns
筛选级别AEC-Q100
座面最大高度1.9 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)1.65 V
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级AUTOMOTIVE
端子形式GULL WING
端子节距0.95 mm
端子位置DUAL
宽度1.5 mm

文档预览

下载PDF文档
74LVC1G08-Q100
Single 2-input AND gate
Rev. 1 — 9 July 2012
Product data sheet
1. General description
The 74LVC1G08-Q100 provides one 2-input AND function.
Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of these
devices as translators in mixed 3.3 V and 5 V applications.
Schmitt trigger action at all inputs makes the circuit tolerant of slower input rise and fall
time.
This device is fully specified for partial power-down applications using I
OFF
.
The I
OFF
circuitry disables the output, preventing the damaging backflow current through
the device when it is powered down.
This product has been qualified to the Automotive Electronics Council (AEC) standard
Q100 (Grade 1) and is suitable for use in automotive applications.
2. Features and benefits
Automotive product qualification in accordance with AEC-Q100 (Grade 1)
Specified from
40 C
to +85
C
and from
40 C
to +125
C
Wide supply voltage range from 1.65 V to 5.5 V
High noise immunity
Complies with JEDEC standard:
JESD8-7 (1.65 V to 1.95 V)
JESD8-5 (2.3 V to 2.7 V)
JESD8-B/JESD36 (2.7 V to 3.6 V)
24
mA output drive (V
CC
= 3.0 V)
CMOS low power consumption
Latch-up performance
250 mA
Direct interface with TTL levels
Inputs accept voltages up to 5 V
ESD protection:
MIL-STD-883, method 3015 exceeds 2000 V
HBM JESD22-A114F exceeds 2000 V
MM JESD22-A115-A exceeds 200 V (C = 200 pf, R = 0
)

74LVC1G08GV-Q100,125相似产品对比

74LVC1G08GV-Q100,125 74LVC1G08GW-Q100
描述 AND Gate, LVC/LCX/Z Series, 1-Func, 2-Input, CMOS, PDSO5 logic gates 2-IN and gate 5.5V
厂商名称 NXP(恩智浦) NXP(恩智浦)
包装说明 SSOP, TSSOP,
Reach Compliance Code unknown compliant
系列 LVC/LCX/Z LVC/LCX/Z
JESD-30 代码 R-PDSO-G5 R-PDSO-G5
长度 2.9 mm 2.05 mm
逻辑集成电路类型 AND GATE AND GATE
功能数量 1 1
输入次数 2 2
端子数量 5 5
最高工作温度 125 °C 125 °C
最低工作温度 -40 °C -40 °C
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SSOP TSSOP
封装形状 RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
传播延迟(tpd) 10.5 ns 10.5 ns
筛选级别 AEC-Q100 AEC-Q100
座面最大高度 1.9 mm 1.1 mm
最大供电电压 (Vsup) 5.5 V 5.5 V
最小供电电压 (Vsup) 1.65 V 1.65 V
标称供电电压 (Vsup) 3.3 V 3.3 V
表面贴装 YES YES
技术 CMOS CMOS
温度等级 AUTOMOTIVE AUTOMOTIVE
端子形式 GULL WING GULL WING
端子节距 0.95 mm 0.65 mm
端子位置 DUAL DUAL
宽度 1.5 mm 1.25 mm

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1638  2372  2335  1437  1481  33  48  29  30  25 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved