Flash PLD, 15ns, 64-Cell, CMOS, CPGA84, CAVITY-UP, CERAMIC, PGA-84
参数名称 | 属性值 |
是否Rohs认证 | 不符合 |
零件包装代码 | PGA |
包装说明 | CAVITY-UP, CERAMIC, PGA-84 |
针数 | 84 |
Reach Compliance Code | not_compliant |
其他特性 | LABS INTERCONNECTED BY PIA; 4 LABS; 64 MACROCELLS; 4 EXTERNAL CLOCKS |
最大时钟频率 | 83.3 MHz |
系统内可编程 | NO |
JESD-30 代码 | S-CPGA-P84 |
JESD-609代码 | e0 |
JTAG BST | NO |
长度 | 27.94 mm |
专用输入次数 | 2 |
I/O 线路数量 | 64 |
宏单元数 | 64 |
端子数量 | 84 |
最高工作温度 | 70 °C |
最低工作温度 | |
组织 | 2 DEDICATED INPUTS, 64 I/O |
输出函数 | MACROCELL |
封装主体材料 | CERAMIC, METAL-SEALED COFIRED |
封装代码 | PGA |
封装等效代码 | PGA84M,11X11 |
封装形状 | SQUARE |
封装形式 | GRID ARRAY |
峰值回流温度(摄氏度) | NOT SPECIFIED |
电源 | 5 V |
可编程逻辑类型 | FLASH PLD |
传播延迟 | 15 ns |
认证状态 | Not Qualified |
座面最大高度 | 4.953 mm |
最大供电电压 | 5.25 V |
最小供电电压 | 4.75 V |
标称供电电压 | 5 V |
表面贴装 | NO |
技术 | CMOS |
温度等级 | COMMERCIAL |
端子面层 | Tin/Lead (Sn/Pb) |
端子形式 | PIN/PEG |
端子节距 | 2.54 mm |
端子位置 | PERPENDICULAR |
处于峰值回流温度下的最长时间 | NOT SPECIFIED |
宽度 | 27.94 mm |
Base Number Matches | 1 |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved