ABLS-LR-FREQ2-S-A-G-T,ABLS-LR-FREQ2-S-A-G-T pdf中文资料,ABLS-LR-FREQ2-S-A-G-T引脚图,ABLS-LR-FREQ2-S-A-G-T电路-Datasheet-电子工程世界

ABLS-LR-FREQ2-S-A-G-T: 产品描述Series - Fundamental Quartz Crystal, 3.579545MHz Min, 4MHz Max, ROHS COMPLIANT, HERMETIC, RESISTANC WELDED, SMD, 2 PIN; 产品类别无源元件晶体/谐振器; 文件大小2MB，共2页; 制造商Abracon; 官网地址http://www.abracon.com/index.htm; 标准

下载文档详细参数全文预览

ABLS-LR-FREQ2-S-A-G-T概述

Series - Fundamental Quartz Crystal, 3.579545MHz Min, 4MHz Max, ROHS COMPLIANT, HERMETIC, RESISTANC WELDED, SMD, 2 PIN

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
包装说明	ROHS COMPLIANT, HERMETIC, RESISTANC WELDED, SMD, 2 PIN
Reach Compliance Code	compliant
其他特性	AT-CUT CRYSTAL; TAPE AND REEL
老化	5 PPM/YEAR
晶体/谐振器类型	SERIES - FUNDAMENTAL
驱动电平	100 µW
频率稳定性	0.0015%
频率容差	50 ppm
JESD-609代码	e3
制造商序列号	ABLS-LR
安装特点	SURFACE MOUNT
最大工作频率	4 MHz
最小工作频率	3.579545 MHz
最高工作温度	60 °C
最低工作温度	-10 °C
物理尺寸	L11.4XB4.7XH4.2 (mm)/L0.449XB0.185XH0.165 (inch)
串联电阻	40 Ω
表面贴装	YES
端子面层	Matte Tin (Sn)
Base Number Matches	1

关于PXSEL寄存器的问题: 我看了一些资料，但对PXSEL寄存器功能选择寄存器，该什么时候用，怎么用? 还不是很清楚，请大侠们能否解释一下·········...; yefei 微控制器 MCU

TI DSP的一阶低通数字滤波实现: [size=3]将普通硬件RC低通滤波器的微分方程用差分方程来表求，变可以采用软件算法来模拟硬件滤波的功能，经推导，低通滤波算法如下：[/size][size=3][/size][size=3]Yn=a* Xn+（1-a）*Yn-1[/size][size=3]式中 Xn——本次采样值[/size][size=3]Yn-1——上次的滤波输出值；[/size][size=3]，a——滤波系数，其值通...; Aguilera DSP 与 ARM 处理器

Zstack学习经验点滴：ZSTACK组播的原理: 组播实际上是广播的一种，采用广播地址０xFFFD，接收如果加了相应的组就会过滤出数据，转发给应用代码。由于group的维护和APS层都没有开放源代码，实现细节不是很清楚。不过几点问题值得注意：1）由于采用0xfffd地址进行广播，就意味着RFD节点加入组也不一定能接收到组播消息。实验发现绝大多数组消息是收不到的。2）既然是采用广播方式进行组播，使用限制和广播是一样的，比如占用网络带宽大，发送不能太...; kata RF/无线

电工测量与电测仪表--很基础很实用的好书: 序言前言第一章　电测技术基础第一节测量的定义和分类第二节测量误差第三节电测仪表的分类第三节电测仪表的主要技术指标第二章　电气测量指示仪表第一节电气测量指示仪表的概念和分类第二节电气测量指示仪表的结构特点和技术特性第三节电气测量指示仪表的标志、符号误差和准确度第四节磁电系仪表第五节电磁系仪表第六节电动系仪表第七节电压、电流和功率的测量第三章　万用表及钳形电流表第一节万用表的主...; A_P 测试/测量

NRF2401 收发程序: [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:34 编辑 [/i]NRF2401 收发程序就卖了币意思一下!~!~!...; ou513 电子竞赛

【信号处理】：基于DSP和FPGA的实时视频处理平台的设计与实现: 基于高速数字信号处理器(DSP)和大规模现场可编程门阵列(FPGA)，成功地研制了小型化、低功耗的实时视频采集、处理和显示平台。其中的DSP负责图像处理，其外围的全部数字逻辑功能都集成在一片FPGA内，包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/解码器进行设置的I2C控制核等。通过增大FIFO位宽、提高传输带宽，降低了占用EMIF总线的时间；利用数字延迟锁相环逻辑，提高了显...; liuceone FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多