VIS
Description
dynamic
RAM
module
(DIMM).
It
is
mounted
with
8/16
pieces
of
VS26417801A,VS46417801A
2M,4MX64-Bit
SDRAM Module
The VS26417801A and VS46417801A are 2M x 64 - bit and 4M x 64 - bit dual - in - line synchronous
2M
x
8
synchronous
DRAM(VG3617801AT), and each in a standard 44 pin TSOP package. The VS26417801A and
VS46417801A make high density possible without utilizing the surface mount technology on the printed
circuit board. Decoupling capacitors are mounted on power supply line for noise reduction. The module uses
serial presence detects implemented via a 2k-bit serial EEPROM component.
Features
VS26417801A, VS46417801A :
• Single 3.3V (
±
0.3V
) power supply
• Utilizes 100MHz SDRAM components
• Fully synchronous with all signals referenced to a positive clock edge
• Programmable burst length (1,2,4,8 & Full page)
• Programmable wrap sequence (Sequential/Interleave)
• Automatic precharge and controlled precharge
• Auto refresh and self refresh modes
• I/O level : LVTTL interface
• Random column access in every cycle
• 2048 refresh cycles/32ms
• Serial Presence Detect (SPD)
• JEDEC Standard pinout
• Comply to Intel PC - 100 4clock unbuffered SDRAM DIMM spec.
Document:1G5-0112
Rev.1
Page 1
VIS
Pin assignment (Front View)
VG3617801AT
VG3617801AT
VG3617801AT
VG3617801AT
VG3617801AT
VG3617801AT
VS26417801A,VS46417801A
2M,4MX64-Bit
SDRAM Module
1
85
Pin Out
10
94
11
95
40
124
41
125
VG3617801AT
Pin
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
Name Pin
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
22
23
24
25
26
27
28
29
30
31
32
33
34
Name
NC
V
SS
NC
NC
V
DD
WE
Pin Name
43
44
45
46
47
48
V
SS
NC
CS2
DQMB2
DQMB3
NC
V
DD
NC
NC
NC
NC
V
SS
DQ16
DQ17
DQ18
DQ19
V
DD
DQ20
NC
NC
Pin Name Pin
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
V
SS
85
DQ21 86
DQ22 87
DQ23 88
V
SS
89
DQ24 90
DQ25 91
DQ26 92
DQ27 93
V
DD
94
DQ28 95
DQ29 96
DQ30 97
DQ31 98
V
SS
CLK2
NC
WP
SDA
SCL
V
DD
99
Name Pin Name
V
SS
106 NC
DQ32 107 V
SS
DQ33 108 NC
DQ34 109 NC
DQ35 110 V
DD
V
DD
111 CAS
DQ36 112 DQMB4
DQ37 113 DQMB5
DQ39 115 RAS
DQ40 116 V
SS
V
SS
117 A1
DQ41 118 A3
DQ42 119 A5
DQ43 120 A7
Pin
127
128
129
130
131
132
133
134
136
137
138
139
140
141
142
143
144
145
146
147
Name
V
SS
CKE0
DQMB6
DQMB7
NC
V
DD
NC
NC
NC
NC
V
SS
DQ48
DQ49
DQ50
DQ51
V
DD
DQ52
NC
NC
NC
Pin
148
149
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
VG3617801AT
84
168
Name
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
CLK3
NC
SA0
SA1
SA2
V
DD
Page 2
CS3/NC * 150
DQMB0 49
DQMB1 50
CS0
NC
V
SS
A0
A2
A4
A6
A8
A10
NC
V
DD
V
DD
CLK0
51
52
53
54
55
56
57
58
59
60
61
62
63
DQ38 114 CS1/NC * 135
DQ10 35
DQ11 36
DQ12 37
DQ13 38
V
DD
39
100 DQ44 121 A9
101 DQ45 122 BA0
102 V
DD
123 NC
DQ14 40
DQ15 41
NC
42
103 DQ46 124 V
DD
104 DQ47 125 CLK1
105 NC
126 NC
CKE1/NC * 84
Note : * : 2M x 64 version
Pin Description
Pin Name
A0 ~ A10
DQ0 ~ DQ63
RAS
CAS
WE
BA0
CKE0, CKE1
CS0 ~ CS3
WP
Function
Address input
Data-in/Data - out
Row address strobe
Column address strobe
Write enable
Bank address
Clock enable
Chip select
Write protect
Pin Name
DQMB0 ~ DQMB7
CLK0 ~ CLK3
VDD
VSS
SA0 ~ SA2
SCL
SDA
NC
Function
DQ mask enable
Clock input
power
Ground
Serial presence detect address
Serial presence detect clock
Serial presence detect data
No connect
Document:1G5-0112
Rev.1
无线连接
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
