电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

UPD421001V-70

产品描述Nibble Mode DRAM, 1MX1, 70ns, CMOS, PZIP20, PLASTIC, ZIP-20
产品类别存储    存储   
文件大小307KB,共14页
制造商NEC(日电)
下载文档 详细参数 全文预览

UPD421001V-70概述

Nibble Mode DRAM, 1MX1, 70ns, CMOS, PZIP20, PLASTIC, ZIP-20

UPD421001V-70规格参数

参数名称属性值
包装说明PLASTIC, ZIP-20
Reach Compliance Codeunknown
访问模式NIBBLE
最长访问时间70 ns
其他特性RAS ONLY/CAS BEFORE RAS/HIDDEN REFRESH
JESD-30 代码R-PZIP-T20
内存密度1048576 bit
内存集成电路类型NIBBLE MODE DRAM
内存宽度1
功能数量1
端口数量1
端子数量20
字数1048576 words
字数代码1000000
工作模式ASYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织1MX1
输出特性3-STATE
封装主体材料PLASTIC/EPOXY
封装代码ZIP
封装形状RECTANGULAR
封装形式IN-LINE
认证状态Not Qualified
刷新周期512
座面最大高度10.16 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术CMOS
温度等级COMMERCIAL
端子形式THROUGH-HOLE
端子节距1.27 mm
端子位置ZIG-ZAG
宽度2.8 mm
Base Number Matches1

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 15  147  620  719  1111 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved