电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MRCN103N621J181KTT

产品描述Resistor/Capacitor Network, RC NETWORK, ECL TERMINATOR, 0.2W, 620ohm, 50V, 0.00018uF, THROUGH HOLE MOUNT, SIP-10, SIP
产品类别无源元件    RC网络   
文件大小88KB,共2页
制造商Vishay(威世)
官网地址http://www.vishay.com
下载文档 详细参数 全文预览

MRCN103N621J181KTT概述

Resistor/Capacitor Network, RC NETWORK, ECL TERMINATOR, 0.2W, 620ohm, 50V, 0.00018uF, THROUGH HOLE MOUNT, SIP-10, SIP

MRCN103N621J181KTT规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
Reach Compliance Codeunknown
电容0.00018 µF
电容负容差10%
电容正容差10%
电容器温度特性代码C0G
电容器温度系数30ppm/Cel
第一元件电阻620 Ω
JESD-609代码e0
长度26.42 mm
制造商序列号MRCN
安装特点THROUGH HOLE MOUNT
网络类型ECL TERMINATOR
电容器元件数量2
功能数量1
电阻器元件数量6
端子数量10
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
包装方法TRAY
额定(直流)电压(URdc)50 V
额定功率耗散 (P)0.2 W
额定温度70 °C
电阻容差5%
电阻器温度系数150 ppm/°C
电阻器/电容器网络类型RC NETWORK
座面最大高度9.298 mm
第二/最后一个元素电阻1000 Ω
表面贴装NO
端子面层Tin/Lead (Sn/Pb)
端子节距2.54 mm
端子形状FLAT
宽度3.81 mm
Base Number Matches1

文档预览

下载PDF文档
MRCN
Vishay Techno
Resistor/Capacitor Networks, Molded SIP
FEATURES
Custom schematics available
NP0 or X7R capacitors for line terminator
Wide operating temperature range (- 55 °C to 125 °C)
Molded epoxy case
Solder coated copper terminals
Solderability per MIL-STD-202 method 208E
Marking resistance to solvents per MIL-STD-202 method 215
STANDARD ELECTRICAL SPECIFICATIONS
RESISTOR CHARACTERISTICS
POWER RESISTANCE RESISTANCE TEMP.
MODEL SCHEMATIC
TOLERANCE COEFF. TYPE
(2)
RATING
(Ω)
± ppm/°C
±%
P
70 °C
W
NP0
2 %, 5 %
10
0.20
50 - 1K
150 ppm
(1 %)
(1)
X7R
NP0
2 %, 5 %
MRCN
150 ppm
20
0.20
50 - 1K
(1 %)
(1)
X7R
NP0
2 %, 5 %
150 ppm
30
0.20
50 - 1K
(1 %)
(1)
X7R
Notes
(1)
± 1 % tolerance available on request
(2)
NP0 Capacitors may be substituted for X7R capacitors
(3)
Tighter tolerances available on request
CAPACITOR CHARACTERISTICS
CAPACITANCE
CAPACITANCE TOLERANCE
(3)
CAPACITANCE
VOLTAGE
RANGE
VDC
±%
33 pF - 3900 pF
470 pF - 0.1 µF
33 pF - 3900 pF
470 pF - 0.1 µF
33 pF - 3900 pF
470 pF - 0.1 µF
10 %, 20 %
10 %, 20 %
10 %, 20 %
10 %, 20 %
10 %, 20 %
10 %, 20 %
50
50
50
SCHEMATICS
SCHEMATIC 10
10K ECL
terminator
network
SCHEMATIC 20
C
R
R
R
R
R
R
DIMENSIONS
in inches [millimeters]
#1 Pin
0.150 ± 0.010
[3.81 ± 0.254]
A
1
C
R
1
2
3
4
C
R
5
6
7
C
R
8
B
0.020 ± 0.002
[0.508 ± 0.051]
0.125 ± 0.015
[3.18 ± 0.381]
Pin #1 Identifier
(Seating
Plane)
0.020 ± 0.002
[0.508 ± 0.051]
0.100 ± 0.005
[2.54 ± 0.127]
Non-Cumulative
0.010 ± 0.002
[0.254 ± 0.051]
2
3
4
n-1
n
SCHEMATIC 30
C
C
R
R
R
C
R
R
R
100K ECL
terminator
network
1
2
3
4
5
6
7
8
9
10
NUMBER
OF PINS
8
10
A
± 0.010 [0.254]
0.780 [19.81]
1.040 [26.42]
B
± 0.010 [0.254]
0.345 [8.26]
0.346 [8.79]
C
± 0.010 [0.254]
0.040 [1.02]
0.075 [1.91]
Note
• Custom schematics available
GLOBAL PART NUMBER INFORMATION
New Global Part Numbering: MRCN081N101J560KTB (preferred part number format)
M
GLOBAL
MODEL
MRCN
R
C
N
0
8
1
N
1
0
1
J
5
6
0
K
T
B
PACKAGING
B
= Bulk
T
= Tray
PIN
SCHEMATIC CHARACTERISTIC
COUNT
08
= 8 pin
1
= 10
N
= NP0
10
= 10 pin
2
= 20
X
= X7R
3
= 30
RESISTANCE RESISTANCE CAPACITANCE CAPACITANCE
VALUE
TOLERANCE
VALUE
TOLERANCE
(in picofarads)
F
=1%
K
= 10 %
2 digit
2 digit significant
significant
G
=2%
M
= 20 %
figure, followed
figure, followed
J
=5%
by a multiplier
by a multiplier
101
= 100
Ω
101
= 100 pF
220
= 22
Ω
392
= 3000 pF
102
= 1 kΩ
104
= 0.1 µF
101
J
RESISTANCE
TOLERANCE
560
CAPACITANCE
VALUE
K
TERMINAL
FINISH
T
=
Sn90/Pb10
Historical Part Numbering: MRCN0801101J560KS10 (will continue to be accepted)
MRCN
HISTORICAL
MODEL
08
PIN
COUNT
01
SCHEMATIC
S10
TERMINAL
FINISH
www.vishay.com
1
RESISTANCE
VALUE
CAPACITANCE
TOLERANCE
Document Number: 68008
Revision: 17-Mar-08
For technical questions, contact: te1resistors@vishay.com
差动输入钳位—它们影响您的运算放大器电路吗?
本帖最后由 dontium 于 2015-1-23 12:46 编辑 上周,我们讨论了运算放大器用作比较器时,内部差动输入钳位二极管对运算放大器的影响。我提出了一个问题——这些钳位会影响运算放大器电路吗?运 ......
德州仪器 模拟与混合信号
LPC2214 擦除问题
请问在擦除前是不是要用串口线把板子和主机相连. 第一次做,有点不明白,请高手指点一下. 怎么确实板子和主机已经连接成功了,成功又该怎么做. 谢谢!!...
angeldouzi 嵌入式系统
打雷啦、下雨了,回家收衣服啦
雷声轰轰、狂风瑟瑟,这个炎热的夏天终于迎来了雨水,温度也降了许多,希望这个凉爽能延续下去、、、你那呢、、、、、、:)...
冬立自动化技术 聊聊、笑笑、闹闹
ARM的相关问题
我刚接触单片机,能不能请各位高手解释一下ARM和单片机的关系。...
lajilaji ARM技术
6713上电顺序
DSP6713内核与I/O的上电没有特殊的顺序吧?看芯片手册说是只要两者达到规定的电压时间间隔不大于1S即可, 不知道实际工程上是不是不用该关注这点了,在网上搜索了一下这方面的问题,多数说是内 ......
一丝执念 DSP 与 ARM 处理器
Quartus II 11.0 + NIOS软核 烧写FLASH失败
硬件:Cyclone IV E EP4CE6E22C8 底层SOPC builder里有NIOS 软核+SDRAM+epcs_flash+jtag_uart+sysid+LED+SCL+SDA 等IP核。 可以Run as NIOS II hardware 。Console打印信息正确 LED闪烁。 ......
搞点胸大肌778 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 413  2428  2639  1091  2169  9  49  54  22  44 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved