79298-426H,79298-426H pdf中文资料,79298-426H引脚图,79298-426H电路-Datasheet-电子工程世界

79298-426H: 产品描述Board Connector, 78 Contact(s), 3 Row(s), Male, Straight, 0.1 inch Pitch, Solder Kinked Leads Terminal, Black Insulator, Receptacle,; 产品类别连接器连接器; 文件大小152KB，共2页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/

下载文档详细参数全文预览

79298-426H概述

Board Connector, 78 Contact(s), 3 Row(s), Male, Straight, 0.1 inch Pitch, Solder Kinked Leads Terminal, Black Insulator, Receptacle,

参数名称	属性值
Objectid	1149662175
Reach Compliance Code	compliant
ECCN代码	EAR99
YTEOL	9.4
其他特性	BREAKAWAY TYPE
主体宽度	0.29 inch
主体深度	0.115 inch
主体长度	2.6 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	SN-PB ON NI
联系完成终止	TIN OVER NICKEL
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
介电耐压	1500VAC V
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	GLASS FILLED POLYCYCLOHEXYLENE TEREPHTHALLATE
制造商序列号	79298
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	3
装载的行数	3
最高工作温度	130 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	150u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.12 inch
端子节距	2.54 mm
端接类型	SOLDER KINKED LEADS
触点总数	78

诚聘AI产品总监/产品经理: [b]工作地点[/b]：北京中关村[align=left][b]工作职责[/b][/align][align=left][b]1[/b]、负责高校人工智能实验室相关产品全生命周期管理；[/align][align=left][b]2[/b]、基于产品市场业绩要求，制定相关产品规划及市场策略，并协助销售区域达成；[/align][align=left][b]3[/b]、参与市场调查，了解客户需求，...; wolfgang0126 求职招聘

Altium Designer 18安装+破解及AD17详细对比评测视频教程: [color=rgb(146, 146, 146)][font="][size=14px][size=3][color=#4169e1]经过长时间的等待，A1tium Designer 18终于和各位底层工程师见面了。[/color][/size][/size][/font][/color][color=rgb(146, 146, 146)][font="][size=14px][...; 小崇伟 PCB设计

micropython翻盖计算机: https://www.thingiverse.com/thing:4697279...; dcexpert MicroPython开源版块

F28069的Example_2806xEqep_pos_speed问题: 这个例程中的低速测速即T法测速程序怎么不起作用，需要更改配置程序吗？...; 张锋微控制器 MCU

有坛友做过基于canoe的ECU FlashBootloader的上位机程序吗: 基于canoe的ECU FlashBootloader的上位机程序，有坛友做过吗？求参考程序，谢谢！...; liyumaple 模拟电子

关于IP核altlvds字节对齐的问题: 我要实现的就是把AD芯片进来的串行数据变成并行的，从AD出来的除了串行数据外还有一个dco(时钟信号),这个时钟是双边沿取数的，也就是说我的串行数据速率是434M，这个时钟只有217M。另外还有一个fr信号，它是一个帧同步信号，它的上升下降沿对应的串行数据位都是最高位，也就是从最高位开始对数据并行化，我现在出现的问题就是字节对不齐，我也试过把fr那个信号通入altlvds里面的align字节对齐端...; shiyangcool FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多