66561-104,66561-104 pdf中文资料,66561-104引脚图,66561-104电路-Datasheet-电子工程世界

66561-104: 产品描述Board Connector, 4 Contact(s), 1 Row(s), Male, Straight, 0.15 inch Pitch, Solder Terminal, Black Insulator; 产品类别连接器连接器; 文件大小262KB，共4页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/

下载文档详细参数全文预览

66561-104概述

Board Connector, 4 Contact(s), 1 Row(s), Male, Straight, 0.15 inch Pitch, Solder Terminal, Black Insulator

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Amphenol(安费诺)
Reach Compliance Code	compliant
其他特性	BERGSTIK
主体宽度	0.162 inch
主体深度	0.1 inch
主体长度	0.574 inch
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD (30) OVER NICKEL
联系完成终止	Gold (Au) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
DIN 符合性	NO
滤波功能	NO
IEC 符合性	NO
绝缘体颜色	BLACK
绝缘体材料	GLASS FILLED NYLON
JESD-609代码	e4
MIL 符合性	NO
插接触点节距	0.15 inch
混合触点	NO
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	1
装载的行数	1
选件	GENERAL PURPOSE
PCB接触模式	RECTANGULAR
电镀厚度	30u inch
参考标准	UL
可靠性	COMMERCIAL
端子长度	0.12 inch
端子节距	3.81 mm
端接类型	SOLDER
触点总数	4
UL 易燃性代码	94V-0
Base Number Matches	1

wince下的CMMB播放程序: 谁有这样的程序,急求,可以和我联系. email:gcgaoxj@yahoo.com[[i] 本帖最后由 dreaming123 于 2011-3-16 21:42 编辑 [/i]]...; dreaming123 WindowsCE

FPGA设计的四种常用思想与技巧: 本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。...; rain FPGA/CPLD

磁翻板液位计安装用户应该怎么安装: 1、磁翻板液位计一开始选择安装位置时就应该要注意避开选择远离物料的出口或进口，以离止物料流体因自身局部区域的剧烈变化，而影响液位计的测量结果；2、当配有远传配套仪表时，需要注意一下几条：1）、远传配套仪表的零点应该与液位计的零点指示处在同一水平线上，2）、远传配套仪表和显示仪表或工控机之间的连线最好是单独穿保护管铺设或用屏蔽二芯电缆铺设；3）、应使远传配套仪表紧贴液位计的主导管，并用不锈钢包箍固定...; cfybhd 传感器

为什么我测p1.0只有0.5v，而led1却亮了，只有p1.1~3是高电平？？？: #include "io430.h"#include "intrinsics.h" int main( void ){WDTCTL = WDTPW + WDTHOLD; //禁止看门狗计数P1DIR = 0xff;P1OUT = 0xf0;while(1){__delay_cycles(50000);P1OUT = 0x0f;}}...; 莫华健微控制器 MCU

Windows CE 5.0的ARMV4I补丁求种: Windows CE 5.0的ARMV4I补丁，名称如下:WinCEPB50-051231-Product-Update-Rollup-Armv4I.msiWinCEPB50-060131-2006M01-Armv4I.msiWinCEPB50-060228-2006M02-Armv4I.msiWinCEPB50-060331-2006M03-Armv4I.msiWinCEPB50-060430-...; gaoxiao WindowsCE

microblaze的一些问题探讨下: 请问有没有建立工程的教程，我按照官方网站的教程建立，（用的是ise13.1），各种无奈啊，遇到的问题：1、头文件的处理，我把用到的头文件拷到板级包的include文件夹，开始时可以，但是后面工程关闭，又出现没找到头文件，那不是又得拷贝一次，2、我工程中用到了BRAM，不知道是不是在建立班级包上面的问题还是咋的，参数的头文件xparameters.h，居然没有XPAR_INTC_0_BRAM_1_...; 乱起东城 FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多