电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

HB54A5129F2U

产品描述256MB, 512MB Registered DDR SDRAM DIMM
文件大小189KB,共17页
制造商ELPIDA
官网地址http://www.elpida.com/en
下载文档 选型对比 全文预览

HB54A5129F2U概述

256MB, 512MB Registered DDR SDRAM DIMM

文档预览

下载PDF文档
DATA SHEET
256MB, 512MB Registered DDR SDRAM DIMM
HB54A2569F1U (32M words
×
72 bits, 1 Bank)
HB54A5129F2U (64M words
×
72 bits, 2 Banks)
Description
The HB54A2569F1U, HB54A5129F2U are Double
Data Rate (DDR) SDRAM Module, mounted 256M bits
DDR SDRAM (HM5425801BTT) sealed in TSOP
package, and 1 piece of serial EEPROM (2k bits
EEPROM) for Presence Detect (PD).
The HB54A2569F1U is organized as 32M
×
72
×
1
bank mounted 9 pieces of 256M bits DDR SDRAM.
The HB54A5129F2U is organized as 32M
×
72
×
2
banks mounted 18 pieces of 256M bits DDR SDRAM.
Read and write operations are performed at the cross
points of the CK and the /CK. This high-speed data
transfer is realized by the 2 bits prefetch-pipelined
architecture. Data strobe (DQS) both for read and
write are available for high speed and reliable data bus
design. By setting extended mode register, the on-chip
Delay Locked Loop (DLL) can be set enable or disable.
An outline of the products is 184-pin socket type
package (dual lead out). Therefore, it makes high
density mounting possible without surface mount
technology. It provides common data inputs and
outputs. Decoupling capacitors are mounted beside
each TSOP on the module board.
Features
184-pin socket type package (dual lead out)
Outline: 133.35mm (Length)
×
30.48mm (Height)
×
4.00mm (Thickness)
Lead pitch: 1.27mm
2.5V power supply (VCC/VCCQ)
SSTL-2 interface for all inputs and outputs
Clock frequency: 143MHz/133MHz/125MHz (max.)
Data inputs, outputs and DM are synchronized with
DQS
4 banks can operate simultaneously and
independently (Component)
Burst read/write operation
Programmable burst length: 2, 4, 8
Burst read stop capability
Programmable burst sequence
Sequential
Interleave
Start addressing capability
Even and Odd
Programmable /CAS latency (CL): 3, 3.5
8192 refresh cycles: 7.8µs (8192/64ms)
2 variations of refresh
Auto refresh
Self refresh
EO
Document No. E0206H30 (Ver. 3.0)
Date Published September 2002 (K) Japan
URL: http://www.elpida.com
Elpida
Memory, Inc. 2001-2002
Elpida Memory, Inc. is a joint venture DRAM company of NEC Corporation and Hitachi, Ltd.
L
od
Pr
uc
t

HB54A5129F2U相似产品对比

HB54A5129F2U HB54A5129F2U-B75B HB54A5129F2U-10B HB54A2569F1U-B75B HB54A2569F1U HB54A2569F1U-10B
描述 256MB, 512MB Registered DDR SDRAM DIMM 256MB, 512MB Registered DDR SDRAM DIMM 256MB, 512MB Registered DDR SDRAM DIMM 256MB, 512MB Registered DDR SDRAM DIMM 256MB, 512MB Registered DDR SDRAM DIMM 256MB, 512MB Registered DDR SDRAM DIMM
是否Rohs认证 - 不符合 不符合 不符合 - 不符合
厂商名称 - ELPIDA ELPIDA ELPIDA - ELPIDA
零件包装代码 - DIMM DIMM DIMM - DIMM
包装说明 - DIMM, DIMM184 DIMM, DIMM184 DIMM, DIMM184 - DIMM, DIMM184
针数 - 184 184 184 - 184
Reach Compliance Code - unknown unknow unknown - unknow
ECCN代码 - EAR99 EAR99 EAR99 - EAR99
访问模式 - DUAL BANK PAGE BURST DUAL BANK PAGE BURST SINGLE BANK PAGE BURST - SINGLE BANK PAGE BURST
最长访问时间 - 0.7 ns 0.8 ns 0.7 ns - 0.8 ns
其他特性 - AUTO/SELF REFRESH AUTO/SELF REFRESH AUTO/SELF REFRESH - AUTO/SELF REFRESH
最大时钟频率 (fCLK) - 133 MHz 125 MHz 133 MHz - 125 MHz
I/O 类型 - COMMON COMMON COMMON - COMMON
JESD-30 代码 - R-XDMA-N184 R-XDMA-N184 R-XDMA-N184 - R-XDMA-N184
内存密度 - 4831838208 bit 4831838208 bi 2415919104 bit - 2415919104 bi
内存集成电路类型 - DDR DRAM MODULE DDR DRAM MODULE DDR DRAM MODULE - DDR DRAM MODULE
内存宽度 - 72 72 72 - 72
湿度敏感等级 - 1 1 1 - 1
功能数量 - 1 1 1 - 1
端口数量 - 1 1 1 - 1
端子数量 - 184 184 184 - 184
字数 - 67108864 words 67108864 words 33554432 words - 33554432 words
字数代码 - 64000000 64000000 32000000 - 32000000
工作模式 - SYNCHRONOUS SYNCHRONOUS SYNCHRONOUS - SYNCHRONOUS
最高工作温度 - 55 °C 55 °C 55 °C - 55 °C
组织 - 64MX72 64MX72 32MX72 - 32MX72
输出特性 - 3-STATE 3-STATE 3-STATE - 3-STATE
封装主体材料 - UNSPECIFIED UNSPECIFIED UNSPECIFIED - UNSPECIFIED
封装代码 - DIMM DIMM DIMM - DIMM
封装等效代码 - DIMM184 DIMM184 DIMM184 - DIMM184
封装形状 - RECTANGULAR RECTANGULAR RECTANGULAR - RECTANGULAR
封装形式 - MICROELECTRONIC ASSEMBLY MICROELECTRONIC ASSEMBLY MICROELECTRONIC ASSEMBLY - MICROELECTRONIC ASSEMBLY
峰值回流温度(摄氏度) - 225 225 225 - 225
电源 - 2.5 V 2.5 V 2.5 V - 2.5 V
认证状态 - Not Qualified Not Qualified Not Qualified - Not Qualified
刷新周期 - 8192 8192 8192 - 8192
自我刷新 - YES YES YES - YES
最大压摆率 - 2.726 mA 2.584 mA 2.321 mA - 2.224 mA
最大供电电压 (Vsup) - 2.7 V 2.7 V 2.7 V - 2.7 V
最小供电电压 (Vsup) - 2.3 V 2.3 V 2.3 V - 2.3 V
标称供电电压 (Vsup) - 2.5 V 2.5 V 2.5 V - 2.5 V
表面贴装 - NO NO NO - NO
技术 - CMOS CMOS CMOS - CMOS
温度等级 - COMMERCIAL COMMERCIAL COMMERCIAL - COMMERCIAL
端子形式 - NO LEAD NO LEAD NO LEAD - NO LEAD
端子节距 - 1.27 mm 1.27 mm 1.27 mm - 1.27 mm
端子位置 - DUAL DUAL DUAL - DUAL
处于峰值回流温度下的最长时间 - NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED - NOT SPECIFIED
基于PIC18F系列单片机的嵌入式系统设计
引言 嵌入式系统是指以应用为中心,以计算机技术为基础,软、硬件可裁剪,适应应用系统对功能、体积、成本、可靠性、功耗严格要求的专用计算机系统。嵌入式系统是面向应用的,系统的硬件选 ......
rui2pan Microchip MCU
模式识别
想写个模式识别的驱动不知如何下手,请高人指点。(本人有s3c2410开发板)请高人指点迷津...
lxh1985 嵌入式系统
腕戴式天线的失谐效应和 定制天线测量系统的设计
The Detuning Effects of a Wrist-Worn Antenna and Design of a Custom Antenna Measurement System John Buckley1, Kevin G. McCarthy2, Brendan O’Flynn1, Cian O’Mathuna1 1 ......
btty038 无线连接
FPGA 的设计技巧 详情请点击图片
这是一个在设计过程中,常犯的错误列表,这些错误使得你的设计不可靠或者速度较慢。为了提高你的设计性能和提高速度的可靠性,你必须确定你的设计通过所有的这些检查。 本帖最后由 1ying 于 2 ......
babbage FPGA/CPLD
逻辑器件的使用指南
1:多余不用输入管脚的处理 在多数情况下,集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚,但实际上通常不会全部使用,这样就会存在悬空端子。所有数字 ......
fish001 模拟与混合信号
WinCE 在ARM上面的开发需要对ARM的指令很了解么?
大家好, 我现在要对AMR系统进行WinCE的开发,从WinCE的介绍上好像没有说到和ARM的指令有很多的联系。 这个是不是微软已经在WinCE下面处理好了ARM的指令了呢? 谢谢...
luxiaoyu_sdc 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 489  1652  696  1175  1718  10  24  7  57  19 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved