GAL16V8A-20LD/883,GAL16V8A-20LD/883 pdf中文资料,GAL16V8A-20LD/883引脚图,GAL16V8A-20LD/883电路-Datasheet-电子工程世界

Datasheet> 器件分类 > 可编程逻辑器件> 可编程逻辑> GAL16V8A-20LD/883

GAL16V8A-20LD/883: 产品描述EE PLD, 20ns, PAL-Type, CMOS, CDIP20, CERDIP-20; 产品类别可编程逻辑器件可编程逻辑; 文件大小364KB，共10页; 制造商Lattice(莱迪斯); 官网地址http://www.latticesemi.com

下载文档详细参数选型对比全文预览

GAL16V8A-20LD/883概述

EE PLD, 20ns, PAL-Type, CMOS, CDIP20, CERDIP-20

GAL16V8A-20LD/883规格参数

参数名称	属性值
是否Rohs认证	不符合
零件包装代码	DIP
包装说明	CERDIP-20
针数	20
Reach Compliance Code	unknown
ECCN代码	EAR99
其他特性	PAL WITH MACROCELLS; 8 MACROCELLS; REGISTER PRELOAD; POWER-UP RESET; SHARED INPUT/CLOCK
架构	PAL-TYPE
最大时钟频率	33.3 MHz
JESD-30 代码	R-GDIP-T20
JESD-609代码	e0
长度	25.27 mm
湿度敏感等级	1
专用输入次数	8
I/O 线路数量	8
输入次数	18
输出次数	8
产品条款数	64
端子数量	20
最高工作温度	125 °C
最低工作温度	-55 °C
组织	8 DEDICATED INPUTS, 8 I/O
输出函数	MACROCELL
封装主体材料	CERAMIC, GLASS-SEALED
封装代码	DIP
封装等效代码	DIP20,.3
封装形状	RECTANGULAR
封装形式	IN-LINE
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	5 V
可编程逻辑类型	EE PLD
传播延迟	20 ns
认证状态	Not Qualified
筛选级别	38535Q/M;38534H;883B
座面最大高度	5.08 mm
最大供电电压	5.5 V
最小供电电压	4.5 V
标称供电电压	5 V
表面贴装	NO
技术	CMOS
温度等级	MILITARY
端子面层	Tin/Lead (Sn/Pb)
端子形式	THROUGH-HOLE
端子节距	2.54 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	7.62 mm
Base Number Matches	1

GAL16V8A-20LD/883相似产品对比

	GAL16V8A-20LD/883	5962-8983903RX	5962-89839022X	5962-89839032X	GAL16V8A-20LR/883	GAL16V8A-30LD/883	5962-8983902RX
描述	EE PLD, 20ns, PAL-Type, CMOS, CDIP20, CERDIP-20	EE PLD, 15ns, CMOS, CDIP20, CERDIP-20	EE PLD, 20ns, CMOS, CQCC20, LCC-20	EE PLD, 15ns, CMOS, CQCC20, LCC-20	EE PLD, 20ns, PAL-Type, CMOS, CQCC20, LCC-20	EE PLD, 30ns, PAL-Type, CMOS, CDIP20, CERDIP-20	EE PLD, 20ns, CMOS, CDIP20, CERDIP-20
零件包装代码	DIP	DIP	QLCC	QLCC	QLCC	DIP	DIP
包装说明	CERDIP-20	DIP,	QCCN,	QCCN,	LCC-20	CERDIP-20	DIP,
针数	20	20	20	20	20	20	20
Reach Compliance Code	unknown	unknown	unknown	unknown	unknown	unknown	unknown
ECCN代码	EAR99	EAR99	EAR99	EAR99	EAR99	EAR99	EAR99
其他特性	PAL WITH MACROCELLS; 8 MACROCELLS; REGISTER PRELOAD; POWER-UP RESET; SHARED INPUT/CLOCK	1 EXTERNAL CLOCK; REGISTER PRELOAD	1 EXTERNAL CLOCK; REGISTER PRELOAD	1 EXTERNAL CLOCK; REGISTER PRELOAD	PAL WITH MACROCELLS; 8 MACROCELLS; REGISTER PRELOAD; POWER-UP RESET; SHARED INPUT/CLOCK	PAL WITH MACROCELLS; 8 MACROCELLS; REGISTER PRELOAD; POWER-UP RESET; SHARED INPUT/CLOCK	1 EXTERNAL CLOCK; REGISTER PRELOAD
最大时钟频率	33.3 MHz	41.6 MHz	33.3 MHz	41.6 MHz	33.3 MHz	22.2 MHz	33.3 MHz
JESD-30 代码	R-GDIP-T20	R-GDIP-T20	S-CQCC-N20	S-CQCC-N20	S-CQCC-N20	R-GDIP-T20	R-GDIP-T20
长度	25.27 mm	25.27 mm	8.89 mm	8.89 mm	8.89 mm	25.27 mm	25.27 mm
专用输入次数	8	8	8	8	8	8	8
I/O 线路数量	8	8	8	8	8	8	8
端子数量	20	20	20	20	20	20	20
最高工作温度	125 °C	125 °C	125 °C	125 °C	125 °C	125 °C	125 °C
最低工作温度	-55 °C	-55 °C	-55 °C	-55 °C	-55 °C	-55 °C	-55 °C
组织	8 DEDICATED INPUTS, 8 I/O	8 DEDICATED INPUTS, 8 I/O	8 DEDICATED INPUTS, 8 I/O	8 DEDICATED INPUTS, 8 I/O	8 DEDICATED INPUTS, 8 I/O	8 DEDICATED INPUTS, 8 I/O	8 DEDICATED INPUTS, 8 I/O
输出函数	MACROCELL	MACROCELL	MACROCELL	MACROCELL	MACROCELL	MACROCELL	MACROCELL
封装主体材料	CERAMIC, GLASS-SEALED	CERAMIC, GLASS-SEALED	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	CERAMIC, GLASS-SEALED	CERAMIC, GLASS-SEALED
封装代码	DIP	DIP	QCCN	QCCN	QCCN	DIP	DIP
封装形状	RECTANGULAR	RECTANGULAR	SQUARE	SQUARE	SQUARE	RECTANGULAR	RECTANGULAR
封装形式	IN-LINE	IN-LINE	CHIP CARRIER	CHIP CARRIER	CHIP CARRIER	IN-LINE	IN-LINE
可编程逻辑类型	EE PLD	EE PLD	EE PLD	EE PLD	EE PLD	EE PLD	EE PLD
传播延迟	20 ns	15 ns	20 ns	15 ns	20 ns	30 ns	20 ns
认证状态	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified
座面最大高度	5.08 mm	5.08 mm	2.54 mm	2.54 mm	2.54 mm	5.08 mm	5.08 mm
最大供电电压	5.5 V	5.5 V	5.5 V	5.5 V	5.5 V	5.5 V	5.5 V
最小供电电压	4.5 V	4.5 V	4.5 V	4.5 V	4.5 V	4.5 V	4.5 V
标称供电电压	5 V	5 V	5 V	5 V	5 V	5 V	5 V
表面贴装	NO	NO	YES	YES	YES	NO	NO
技术	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS
温度等级	MILITARY	MILITARY	MILITARY	MILITARY	MILITARY	MILITARY	MILITARY
端子形式	THROUGH-HOLE	THROUGH-HOLE	NO LEAD	NO LEAD	NO LEAD	THROUGH-HOLE	THROUGH-HOLE
端子节距	2.54 mm	2.54 mm	1.27 mm	1.27 mm	1.27 mm	2.54 mm	2.54 mm
端子位置	DUAL	DUAL	QUAD	QUAD	QUAD	DUAL	DUAL
宽度	7.62 mm	7.62 mm	8.89 mm	8.89 mm	8.89 mm	7.62 mm	7.62 mm
Base Number Matches	1	1	1	1	1	1	1

推荐资源

直流电源软启动电路求解: [i=s] 本帖最后由 CcKk 于 2019-7-23 11:09 编辑 [/i]现在有这么一个需求，输入端48V是直接跳变的，现在需要做一小块电路使48V缓慢上升，请问大神们这样一个电路该怎样设计？...; CcKk 电源技术

2440 Camera接口配置: 大家好，我请教一个关于2440的问题。我用2440连接一个ITU656接口时序的摄相头，为什么一直接不到同步信号？模块出来的同步开始是(FF,00,00,80),结束是(FF,00,00,90)。2440的ForthWord中的F,V,H是不是同步信号线上的电平？...; windstarcn 嵌入式系统

【设计工具】LogiCORE™ IP Initiator/Target v3.1 for PCI 入门指南: 《LogiCORE™ IP Initiator/Target v3.1 for PCI 入门指南》提供经过全面验证的32 位和64位预实现PCI 总线接口。本指南讲述支持的基于 Virtex™ 和 Spartan™ 架构的32 位和64位核的设计流程，并且介绍 Cadence IUS v5.8 中的示例设计。指南内容本手册包含以下各章：• 第1 章“...; GONGHCU FPGA/CPLD

Modlesim高级技巧: Modlesim高级技巧...; 雷北城 Altera SoC

[面试技巧] 面试时回答“你为何离职”的诀窍: [p=25, 2, left][font=Tahoma,][color=#333333][font=微软雅黑, arial, verdana]“你为什么辞掉你的上一份工作？”这个问题就连最有信心的求职者都会感到害怕。无论你的答案是简单还是复杂，被要求回答这个问题都会使你身陷困境，既要做到权衡事实，同时仍使自己在可望即将成为雇主的面试官面前尽可能展现自己，这可能会非常棘手。[/font][/colo...; 莫妮卡聊聊、笑笑、闹闹

回答: ASIC是什么？FPGA是什么？: 问:ASIC的中文翻译是专用集成电路，为什么说它是一种嵌入式微处理器呢？FPGA也是一种嵌入式微处理器吗？我听有人说FPGA指的是一种封装结构，这是正确的吗？答:用于专用应用场合的处理器就是嵌入式处理器，不管它是可编程的还是不可编程的。所以不管是ASIC,FPGA还是CPLD当他们被设计用于一个专用场合实都可以被称作嵌入式处理器。嵌入式处理器这个概念是凌驾于ASIC,FPGA还是CPLD之上的，只...; loca FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多