电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

TC74LVQ74FNELP

产品描述IC LVQ SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 0.150 INCH, PLASTIC, MS-012AB, SOP-14, FF/Latch
产品类别逻辑    逻辑   
文件大小89KB,共5页
制造商Toshiba(东芝)
官网地址http://toshiba-semicon-storage.com/
下载文档 详细参数 选型对比 全文预览

TC74LVQ74FNELP概述

IC LVQ SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 0.150 INCH, PLASTIC, MS-012AB, SOP-14, FF/Latch

TC74LVQ74FNELP规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
零件包装代码SOIC
包装说明0.150 INCH, PLASTIC, MS-012AB, SOP-14
针数14
Reach Compliance Codeunknown
Is SamacsysN
系列LVQ
JESD-30 代码R-PDSO-G14
长度8.65 mm
负载电容(CL)50 pF
逻辑集成电路类型D FLIP-FLOP
位数1
功能数量2
端子数量14
最高工作温度85 °C
最低工作温度-40 °C
输出极性COMPLEMENTARY
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)240
传播延迟(tpd)16 ns
认证状态Not Qualified
座面最大高度1.75 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)2 V
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
触发器类型POSITIVE EDGE
宽度3.9 mm
最小 fmax65 MHz
Base Number Matches1

TC74LVQ74FNELP相似产品对比

TC74LVQ74FNELP TC74LVQ74FNEL TC74LVQ74FSELP TC74LVQ74FSEL TC74LVQ74FELP TC74LVQ74FEL TC74LVQ74F
描述 IC LVQ SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 0.150 INCH, PLASTIC, MS-012AB, SOP-14, FF/Latch IC LVQ SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 0.150 INCH, PLASTIC, MS-012AB, SOP-14, FF/Latch IC LVQ SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 0.225 INCH, EIAJ TYPE1, PLASTIC, SSOP-14, FF/Latch IC LVQ SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 0.225 INCH, EIAJ TYPE1, PLASTIC, SSOP-14, FF/Latch IC LVQ SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 0.300 INCH, EIAJ TYPE2, PLASTIC, SOP-14, FF/Latch IC LVQ SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 0.300 INCH, EIAJ TYPE2, PLASTIC, SOP-14, FF/Latch IC LVQ SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, 0.300 INCH, EIAJ TYPE2, PLASTIC, SOP-14, FF/Latch
是否Rohs认证 不符合 不符合 不符合 不符合 不符合 不符合 不符合
零件包装代码 SOIC SOIC SSOP SSOP SOIC SOIC SOIC
针数 14 14 14 14 14 14 14
Reach Compliance Code unknown unknown unknown unknown unknown unknown unknown
JESD-30 代码 R-PDSO-G14 R-PDSO-G14 R-PDSO-G14 R-PDSO-G14 R-PDSO-G14 R-PDSO-G14 R-PDSO-G14
负载电容(CL) 50 pF 50 pF 50 pF 50 pF 50 pF 50 pF 50 pF
逻辑集成电路类型 D FLIP-FLOP D FLIP-FLOP D FLIP-FLOP D FLIP-FLOP D FLIP-FLOP D FLIP-FLOP D FLIP-FLOP
功能数量 2 2 2 2 2 2 2
端子数量 14 14 14 14 14 14 14
最高工作温度 85 °C 85 °C 85 °C 85 °C 85 °C 85 °C 85 °C
最低工作温度 -40 °C -40 °C -40 °C -40 °C -40 °C -40 °C -40 °C
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SOP SOP LSSOP LSSOP SOP SOP SOP
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE, LOW PROFILE, SHRINK PITCH SMALL OUTLINE, LOW PROFILE, SHRINK PITCH SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE
认证状态 Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified
标称供电电压 (Vsup) 3.3 V 3.3 V 3.3 V 3.3 V 3.3 V 3.3 V 3.3 V
表面贴装 YES YES YES YES YES YES YES
技术 CMOS CMOS CMOS CMOS CMOS CMOS CMOS
温度等级 INDUSTRIAL INDUSTRIAL INDUSTRIAL INDUSTRIAL INDUSTRIAL INDUSTRIAL INDUSTRIAL
端子形式 GULL WING GULL WING GULL WING GULL WING GULL WING GULL WING GULL WING
端子节距 1.27 mm 1.27 mm 0.65 mm 0.65 mm 1.27 mm 1.27 mm 1.27 mm
端子位置 DUAL DUAL DUAL DUAL DUAL DUAL DUAL
触发器类型 POSITIVE EDGE POSITIVE EDGE POSITIVE EDGE POSITIVE EDGE POSITIVE EDGE POSITIVE EDGE POSITIVE EDGE
是否无铅 含铅 含铅 含铅 含铅 含铅 含铅 -
包装说明 0.150 INCH, PLASTIC, MS-012AB, SOP-14 SOP, LSSOP, LSSOP, 0.300 INCH, EIAJ TYPE2, PLASTIC, SOP-14 0.300 INCH, EIAJ TYPE2, PLASTIC, SOP-14 -
系列 LVQ LVQ LVQ LVQ LVQ LVQ -
长度 8.65 mm 8.65 mm 5 mm 5 mm 10.3 mm 10.3 mm -
位数 1 1 1 1 1 1 -
输出极性 COMPLEMENTARY COMPLEMENTARY COMPLEMENTARY COMPLEMENTARY COMPLEMENTARY COMPLEMENTARY -
峰值回流温度(摄氏度) 240 240 240 240 240 240 -
传播延迟(tpd) 16 ns 16 ns 16 ns 16 ns 16 ns 16 ns -
座面最大高度 1.75 mm 1.75 mm 1.6 mm 1.6 mm 1.9 mm 1.9 mm -
最大供电电压 (Vsup) 3.6 V 3.6 V 3.6 V 3.6 V 3.6 V 3.6 V -
最小供电电压 (Vsup) 2 V 2 V 2 V 2 V 2 V 2 V -
处于峰值回流温度下的最长时间 NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED -
宽度 3.9 mm 3.9 mm 4.4 mm 4.4 mm 5.3 mm 5.3 mm -
最小 fmax 65 MHz 65 MHz 65 MHz 65 MHz 65 MHz 65 MHz -
Base Number Matches 1 1 1 1 - - -
JESD-609代码 - - e0 e0 e0 e0 e0
端子面层 - - TIN LEAD TIN LEAD TIN LEAD TIN LEAD Tin/Lead (Sn/Pb)
2013年全国大学生电子设计竞赛命题原则及征题要求(4月9日)
一、命题原则及要求1. 命题范围应以电子技术(包括模拟和数字电路)应用设计为主要内容。可以涉及模-数混合电路、单片机、嵌入式系统、DSP、可编程器件、EDA 软件的应用。题目包括“理论设计”和“实际制作与调试”两部分。竞赛题目应具有实际意义和应用背景,并考虑到目前教学基本内容和新技术应用趋势。2. 命题要求竞赛题目应能测试学生运用基础知识的能力、实际设计能力和独立工作能力。题目原则上应包括基本要求...
EEWORLD社区 电子竞赛
关于FSM(有限状态机)的 test bench 写法的一点总结
在写FSM的test bench时,会想要检查FSM的state,我知道的方法有下面几个:1. 把state定义在UUT module的output port里。这样做的缺点很明显,这个port是完全多余的(通常来说),浪费有限的硬件资源。2. 用诸如$display()的语句,在console里面显示出来。这样做的话结果不是显示在waveform里面,不直观。3. 在test bench里面定义...
eeleader FPGA/CPLD
【藏书阁】模拟电子技术基础(西电版 孙肖子)
[b]目录:[/b]第1章晶体二极管及其基本电路第2章双极型晶体管及其放大电路第3章场效应管及其基本电路第4章集成运算放大器电路第5章频率响应第6章反馈第7章模拟集成电路系统第8章现代模拟集成电路技术第9章功率电路及系统PPT名称:模拟电子技术基础作者: 孙肖子张企民大小: 19.6M格式: PPT 版[[i] 本帖最后由 wzt 于 2010-2-24 16:39 编辑 [/i]]...
wzt 模拟电子
单片机最小电路经典
单片机最小电路经典...
mxmooqqq 单片机
时钟电路原理图
[i=s] 本帖最后由 dontium 于 2015-1-23 13:24 编辑 [/i]时钟电路原理图...
linming123 模拟与混合信号
LM5122谁有成功使用过的经验?能否分享下你的以验,谢谢!
LM5122谁有成功使用过的经验?能否分享下你的以验,谢谢!我现在在做12V升压到19V的车充,工作电流是4.8A,在过流或短路保护这块,能否提供分享下你的经验给我一下,谢谢!...
ningfei098 模拟与混合信号

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 139  339  628  737  1527 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved