电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

HCF4724M013TR

产品描述4000/14000/40000 SERIES, LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO16, SOP-16
产品类别逻辑    逻辑   
文件大小777KB,共14页
制造商ST(意法半导体)
官网地址http://www.st.com/
标准  
下载文档 详细参数 全文预览

HCF4724M013TR概述

4000/14000/40000 SERIES, LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO16, SOP-16

HCF4724M013TR规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称ST(意法半导体)
零件包装代码SOIC
包装说明SOP-16
针数16
Reach Compliance Codecompliant
Is SamacsysN
其他特性1:8 DMUX FOLLOWED BY LATCH
系列4000/14000/40000
JESD-30 代码R-PDSO-G16
JESD-609代码e4
长度9.9 mm
负载电容(CL)50 pF
逻辑集成电路类型D LATCH
位数1
功能数量1
端子数量16
最高工作温度125 °C
最低工作温度-55 °C
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP16,.25
封装形状RECTANGULAR
封装形式SMALL OUTLINE
包装方法TAPE AND REEL
峰值回流温度(摄氏度)NOT SPECIFIED
电源5/15 V
Prop。Delay @ Nom-Sup400 ns
传播延迟(tpd)400 ns
认证状态Not Qualified
座面最大高度1.75 mm
最大供电电压 (Vsup)20 V
最小供电电压 (Vsup)3 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级MILITARY
端子面层Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
触发器类型LOW LEVEL
宽度3.9 mm
Base Number Matches1

文档预览

下载PDF文档
HCF4724B
8 BIT ADDRESSABLE LATCH
s
s
s
s
s
s
s
s
SERIAL DATA INPUT - ACTIVE PARALLEL
OUTPUT
STORAGE REGISTER CAPABILITY -
MASTER CLEAR
CAN FUNCTION AS DEMULTIPLEXER
QUIESCENT CURRENT SPECIFIED UP TO
20V
STANDARDIZED SYMMETRICAL OUTPUT
CHARACTERISTICS
INPUT LEAKAGE CURRENT
I
I
= 100nA (MAX) AT V
DD
= 18V T
A
= 25°C
100% TESTED FOR QUIESCENT CURRENT
MEETS ALL REQUIREMENTS OF JEDEC
JESD13B "STANDARD SPECIFICATIONS
FOR DESCRIPTION OF B SERIES CMOS
DEVICES"
DIP
SOP
ORDER CODES
PACKAGE
DIP
SOP
TUBE
HCF4724BEY
HCF4724BM1
T&R
HCF4724M013TR
DESCRIPTION
HCF4724B is a monolithic integrated circuit
fabricated in Metal Oxide Semiconductor
technology available in DIP and SOP packages.
HCF4724B, an 8-bit addressable latch, is a
serial-input, parallel output storage register that
can perform a variety of functions. Data is input to
a particular bit in the latch when the bit is
addressed (by means of input A0, A1, A2) and
when WRITE DISABLE is at a low level. When
WRITE DISABLE is high, data entry is inhibited;
however, all 8 outputs can be continuously read
independent of WRITE DISABLE and address
inputs. A master RESET input is available, which
resets all bits to a logic "0" level when RESET and
WRITE DISABLE are at a high level. When
RESET is at a high level, and WRITE DISABLE is
at a low level, the latch acts as a 1-of-8
demultiplexer; the bit that is addressed has an
active output which follows the data input, while all
unaddressed bits are held to a logic "0" level.
PIN CONNECTION
October 2002
1/14
金属探测传感器MSP430控制程序
//**** TI LDC1000 驱动程序 #include "msp430f149.h" #define LDC1000_CS_L P3OUT &= ~BIT0 //片选 #define LDC1000_CS_H P3OUT |= BIT0 #define LDC1000_CLK_L P3OUT &= ~BIT3 ......
fish001 微控制器 MCU
国芯科技发布自主开发的FutureAlpha 操作系统基础版
  国芯科技2007年12月12日发布自主开发的新型微内核FutureAlpha 操作系统基础版供计算机爱好者分享,该系统将计算机性能表现更好、更安全;并对外承接基于FutureAlpha 操作系统专业领域的应用 ......
test12 嵌入式系统
无线充电联盟标准和 TI 兼容解决方案介绍
本帖最后由 dontium 于 2015-1-23 13:33 编辑 无线充电联盟标准和 TI 兼容解决方案介绍 ...
安_然 模拟与混合信号
[转帖]我的嵌入式之路
嵌入式如何入门?刚好看到这篇文章,转到这里,希望可以解决新手的部分疑问.-------------------------------------------------------------------------------------------前言这个题目 ......
6294316 嵌入式系统
单片机系统中的汉字显示
摘要:需要显示的汉字较多时,单片机系统中的汉字编码非常繁琐。本文介绍一种直接利用PC机的汉字内码作为单片机系统的汉字编码,以简化系统的设计。 关键词:单片机 液晶显示器 29F040 汉 ......
rain 单片机
把数据送给USART1->DR但是USART1->DR输出全为0??
把数据送给USART1->DR但是USART1->DR输出全为0?? 手头没有实验板,想模拟USART1接收与输出。写命令如下: if(1) { len=10; printf("您发送的消息为:"); for(t=0;tDR=t; // ......
csz9981 stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1072  1108  993  2096  2201  33  35  41  24  29 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved