10.000MHZ92SMX/15/100/0+70/32PF,10.000MHZ92SMX/15/100/0+70/32PF pdf中文资料,10.000MHZ92SMX/15/100/0+70/32PF引脚图,10.000MHZ92SMX/15/100/0+70/32PF电路-Datasheet-电子工程世界

10.000MHZ92SMX/15/100/0+70/32PF: 产品描述Parallel - Fundamental Quartz Crystal, 10MHz Nom, ROHS COMPLIANT, HERMETIC SEALED, RESISTANCE WELDED, SMD, 4 PIN; 产品类别无源元件晶体/谐振器; 文件大小97KB，共1页; 制造商Euroquartz; 官网地址http://www.euroquartz.co.uk/; 标准

下载文档详细参数全文预览

10.000MHZ92SMX/15/100/0+70/32PF概述

Parallel - Fundamental Quartz Crystal, 10MHz Nom, ROHS COMPLIANT, HERMETIC SEALED, RESISTANCE WELDED, SMD, 4 PIN

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
包装说明	ROHS COMPLIANT, HERMETIC SEALED, RESISTANCE WELDED, SMD, 4 PIN
Reach Compliance Code	compliant
Is Samacsys	N
其他特性	AT-CUT CRYSTAL; TAPE AND REEL
老化	3 PPM/YEAR
晶体/谐振器类型	PARALLEL - FUNDAMENTAL
驱动电平	100 µW
频率稳定性	0.01%
频率容差	15 ppm
负载电容	32 pF
安装特点	SURFACE MOUNT
标称工作频率	10 MHz
最高工作温度	70 °C
最低工作温度
物理尺寸	L11.9XB5.2XH5.5 (mm)/L0.469XB0.205XH0.217 (inch)
串联电阻	80 Ω
表面贴装	YES
Base Number Matches	1

求msp430内部ADC12测交流电压的程序: 求msp430内部ADC12测交流电压的程序，积分求交流电压算法有哪位大神会啊？跪求！:Cry:...; xujuncheng 微控制器 MCU

关于求余%，乘*除/符号运用: test_freq[31:0];base_cnt_reg[31:0];test_cnt_reg[31:0];test_freq = 50000000 * test_cnt_reg / base_cnt_reg;和这句test_freq = 50000000 / base_cnt_reg * test_cnt_reg ; 有什么区别吗? 这两句在数学上不是等价的吗？为什么我在编译的时候前一句会出现...; wall_e FPGA/CPLD

【问TI】Stelleris系列ARM芯片用SWD方式，硬件如何连接: 由于SWD方式貌似比JTAG方式仿真和调试能少用两个IO口，以后想只留SWD调试接口来做产品，看了一下芯片的DataSheet，还是不清楚到底要连几根线才好用。有的说要3根SWCLK,SWDIO,和TRST信号线，有的朋友说还要用引线到仿真器的SWO。请专家给个典型连接关系说明，有参考图更佳，很我评估板都是JTAG和SWD合在一起设计的，现在就想多余点GPIO口，能省则省的想法来实现。...; 古道热肠MP3 微控制器 MCU

请问:如何在EVC的Emulator中使用IImage?: 为什么在EVC的Emulator中使用IImage,出现CoCreateInstance失败,返回-2147221164.应该如何做呢?急救!谢谢!...; luoxianbo 嵌入式系统

找工作搜罗的关于电子基础知识的简单资料: 总结的一些笔试面试题资料，数字电路方面的比较多，还期望大家看完之后多提意见。[[i] 本帖最后由 linda_xia 于 2010-4-12 08:25 编辑 [/i]]...; linda_xia 模拟电子

有个问题直接问了——关于在逻辑中增加测试逻辑问题: 你好夏老师我在调试中，想定位设计中是否有问题，因此在原来设计的基础上加入了一些逻辑电路来查看我发出的数据，仅仅是在原来的设计上加入它们，然后用chipscope来查看。加入的逻辑没有输出，只是充当把原来设计的一些信号抓取下来（作了些比较）通过chipscope来观察。原来设计是没有问题的，我加这些也通过了行为仿真，可以实现需要的观察逻辑。问题：生成下载代码后，chipscope采集观察逻辑的信...; lisely FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多