DATASHEET
ISLA214P50
14-Bit, 500MSPS ADC
The
ISLA214P50
is a 14-bit, 500MSPS analog-to-digital
converter designed with the Renesas proprietary FemtoCharge™
technology on a standard CMOS process. The ISLA214P50 is
part of a pin-compatible portfolio of 12 to 16-bit A/Ds with
maximum sample rates ranging from 130MSPS to 500MSPS.
The device utilizes two time-interleaved 250MSPS unit ADCs to
achieve the ultimate sample rate of 500MSPS. A single
500MHz conversion clock is presented to the converter, and all
interleave clocking is managed internally. The proprietary
Interleave Engine (I2E) performs automatic correction of
offset, gain, and sample time mismatches between the unit
ADCs to optimize performance.
A Serial Peripheral Interface (SPI) port allows for extensive
configurability of the A/D. The SPI also controls the interleave
correction circuitry, allowing the system to issue offline and
continuous calibration commands as well as configure many
dynamic parameters.
Digital output data is presented in selectable LVDS or CMOS
formats. The ISLA214P50 is available in a 72 Ld QFN package
with an exposed paddle. Operating from a 1.8V supply,
performance is specified across the full industrial temperature
range (-40°C to +85°C).
FN7571
Rev 3.00
Nov 29, 2018
Features
•
•
•
•
Automatic fine interleave correction calibration
Single supply 1.8V operation
Clock duty cycle stabilizer
75fs clock jitter
• 700MHz bandwidth
• Programmable built-in test patterns
• Multi-ADC support
- SPI programmable fine gain and offset control
- Support for multiple ADC synchronization
- Optimized output timing
• Nap and sleep modes
- 200
µs
sleep wake-up time
• Data output clock
• DDR LVDS-compatible or LVCMOS outputs
• Selectable clock divider
Applications
•
•
•
•
•
Radar array processing
Software defined radios
Broadband communications
High-performance data acquisition
Communications test equipment
Key Specifications
• SNR at 500MSPS
- 72.7dBFS f
IN
= 30MHz
- 70.6dBFS f
IN
= 363MHz
• SFDR at 500MSPS
- 84dBc f
IN
= 30MHz
- 76dBc f
IN
= 363MHz
• Total power consumption = 835mW at 500MSPS
CLKDIVRSTN
Related Literature
For a full list of related documents, visit our website:
•
ISLA214P50
device page
CLKDIVRSTP
CLKDIV
Pin-Compatible Family
OVDD
AVDD
MODEL
CLKP
CLKN
CLOCK
MANAGEMENT
CLKOUTP
CLKOUTN
RESOLUTION
16
16
16
14
14
14
14
12
12
12
12
SPEED
(MSPS)
250
200
130
500
250
200
130
500
250
200
130
ISLA216P25
ISLA216P20
ISLA216P13
SHA
14-BIT
250 MSPS
ADC
D[13:0]P
D[13:0]N
ISLA214P50
ISLA214P25
ISLA214P20
ISLA214P13
VREF
VINP
VINN
ORP
IE
Gain, Offset
and Skew
Adjustments
DIGITAL
ERROR
CORRECTION
ORN
SHA
14-BIT
250 MSPS
ADC
ISLA212P50
ISLA212P25
SPI
CONTROL
VREF
VCM
+
–
ISLA212P20
ISLA212P13
CSB
SCLK
SDIO
SDO
RESETN
NAPSLP
RLVDS
AVSS
FN7571 Rev 3.00
Nov 29, 2018
OVSS
Page 1 of 38
ISLA214P50
Table of Contents
Pin Configuration - LVDS MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Pin Descriptions - 72 Ld QFN, LVDS Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Pin Configuration - CMOS MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin Descriptions - 72 Ld QFN, CMOS Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Thermal Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Digital Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
I2E Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Timing Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Switching Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Typical Performance Curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Theory of Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Power-On Calibration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
User Initiated Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Temperature Calibration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Analog Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Clock Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Jitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Voltage Reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Digital Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Nap/Sleep. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
I2E Requirements and Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Active Run State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Power Meter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
FS/4 Filter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Nyquist Zones. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Configurability and Communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Clock Divider Synchronous Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Serial Peripheral Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SPI Physical Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SPI Configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Device Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Device Configuration/Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Address 0x60-0x64: I2E Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Global Device Configuration/Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SPI Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24
24
24
25
25
27
27
31
Equivalent Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
A/D Evaluation Platform. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Layout Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Split Ground and Power Planes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Clock Input Considerations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Exposed Paddle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bypass and Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVDS Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Unused Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
35
35
35
35
35
35
35
35
35
Revision History. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Package Outline Drawing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
FN7571 Rev 3.00
Nov 29, 2018
Page 2 of 38
ISLA214P50
Ordering Information
PART NUMBER
(Notes
1, 2)
ISLA214P50IRZ
ISLA214P50IR72EV1Z
NOTES:
1. These Pb-free plastic packaged products employ special Pb-free material sets; molding compounds/die attach materials and NiPdAu plate-e4
termination finish, which is RoHS compliant and compatible with both SnPb and Pb-free soldering operations. Pb-free products are MSL classified
at Pb-free peak reflow temperatures that meet or exceed the Pb-free requirements of IPC/JEDEC J STD-020.
2. For Moisture Sensitivity Level (MSL), see
ISLA214P50
device page. For more information about MSL see
TB363.
PART
MARKING
ISLA214P50 IRZ
Evaluation Board
TEMP. RANGE (°C)
-40 to +85
PACKAGE
(RoHS Compliant)
72 Ld QFN
PKG.
DWG. #
L72.10x10E
Pin Configuration - LVDS MODE
72 LD QFN
TOP VIEW
OVDD
OVSS
OVSS
AVDD
AVDD
AVDD
SCLK
SDIO
ORN
ORP
SDO
CSB
D0N
D1N
D2N
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
Thermal Pad Not Drawn to Scale,
Consult Mechanical Drawing
for Physical Dimensions
39
38
37
19
AVDD
20
AVDD
21
AVDD
22
CLKP
23
CLKN
24
CLKDIVRSTP
25
CLKDIVRSTN
26
OVSS
27
OVDD
28
D13N
29
D13P
30
D12N
31
D12P
32
OVDD
33
D11N
34
D11P
35
D10N
36
D10P
D3P
D3N
D4P
D4N
D5P
D5N
CLKOUTP
CLKOUTN
RLVDS
OVSS
D6P
D6N
D7P
D7N
D8P
D8N
D9P
D9N
D0P
D1P
D2P
56
72
DNC
DNC
NAPSLP
VCM
AVSS
AVDD
AVSS
VINN
VINN
VINP
VINP
AVSS
AVDD
AVSS
CLKDIV
IPTAT
DNC
RESETN
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
Connect Thermal Pad to AVSS
FN7571 Rev 3.00
Nov 29, 2018
Page 3 of 38
ISLA214P50
Pin Descriptions - 72 Ld QFN, LVDS Mode
PIN NUMBER
1, 2, 17
6, 13, 19, 20, 21, 70, 71, 72
5, 7, 12, 14
27, 32, 62
26, 45, 61, 65
3
4
8, 9
10, 11
15
16
18
22, 23
24, 25
28, 29
30, 31
33, 34
35, 36
37, 38
39, 40
41, 42
43, 44
46
47, 48
49, 50
51, 52
53, 54
55, 56
57, 58
59, 60
63, 64
66
67
68
69
Exposed Paddle
LVDS PIN NAME
DNC
AVDD
AVSS
OVDD
OVSS
NAPSLP
VCM
VINN
VINP
CLKDIV
IPTAT
RESETN
CLKP, CLKN
CLKDIVRSTP, CLKDIVRSTN
D13N, D13P
D12N, D12P
D11N, D11P
D10N, D10P
D9N, D9P
D8N, D8P
D7N, D7P
D6N, D6P
RLVDS
CLKOUTN, CLKOUTP
D5N, D5P
D4N, D4P
D3N, D3P
D2N, D2P
D1N, D1P
D0N, D0P
ORN, ORP
SDO
CSB
SCLK
SDIO
AVSS
Do Not Connect
1.8V Analog Supply
Analog Ground
1.8V Output Supply
Output Ground
Tri-Level Power Control (Nap, Sleep modes)
Common Mode Output
Analog Input Negative
Analog Input Positive
Tri-Level Clock Divider Control
Temperature Monitor (Output current proportional to absolute temperature)
Power On Reset (Active Low)
Clock Input True, Complement
Synchronous Clock Divider Reset True, Complement
LVDS Bit 13 (MSB) Output Complement, True
LVDS Bit 12 Output Complement, True
LVDS Bit 11 Output Complement, True
LVDS Bit 10 Output Complement, True
LVDS Bit 9 Output Complement, True
LVDS Bit 8 Output Complement, True
LVDS Bit 7 Output Complement, True
LVDS Bit 6 Output Complement, True
LVDS Bias Resistor (connect to OVSS with 1%10kW)
LVDS Clock Output Complement, True
LVDS Bit 5 Output Complement, True
LVDS Bit 4 Output Complement, True
LVDS Bit 3 Output Complement, True
LVDS Bit 2 Output Complement, True
LVDS Bit 1 Output Complement, True
LVDS Bit 0 (LSB) Output Complement, True
LVDS Over Range Complement, True
SPI Serial Data Output
SPI Chip Select (active low)
SPI Clock
SPI Serial Data Input/Output
Analog Ground
LVDS PIN FUNCTION
FN7571 Rev 3.00
Nov 29, 2018
Page 4 of 38
ISLA214P50
Pin Configuration - CMOS MODE
72 LD QFN
TOP VIEW
OVDD
OVSS
OVSS
AVDD
AVDD
AVDD
SCLK
SDIO
SDO
DNC
DNC
DNC
DNC
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
Connect Thermal Pad to AVSS
Thermal Pad Not Drawn to Scale,
Consult Mechanical Drawing
for Physical Dimensions
38
37
19
AVDD
20
AVDD
21
AVDD
22
CLKP
23
CLKN
24
CLKDIVRSTP
25
CLKDIVRSTN
26
OVSS
27
OVDD
28
DNC
29
D13
30
DNC
31
D12
32
OVDD
33
DNC
34
D11
35
DNC
36
D10
D3
DNC
D4
DNC
D5
DNC
CLKOUT
DNC
RLVDS
OVSS
D6
DNC
D7
DNC
D8
DNC
D9
DNC
CSB
OR
D0
D1
D2
56
72
DNC
DNC
NAPSLP
VCM
AVSS
AVDD
AVSS
VINN
VINN
1
2
3
4
5
6
7
8
9
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
VINP 10
VINP
11
AVSS 12
AVDD 13
AVSS 14
CLKDIV 15
IPTAT 16
DNC 17
RESETN 18
Pin Descriptions - 72 Ld QFN, CMOS Mode
PIN NUMBER
1, 2, 17, 28, 30, 33, 35, 37, 39, 41,
43, 47, 49, 51, 53, 55, 57, 59, 63
6, 13, 19, 20, 21, 70, 71, 72
5, 7, 12, 14
27, 32, 62
26, 45, 61, 65
3
4
8, 9
CMOS PIN NAME
DNC
AVDD
AVSS
OVDD
OVSS
NAPSLP
VCM
VINN
Do Not Connect
1.8V Analog Supply
Analog Ground
1.8V Output Supply
Output Ground
Tri-Level Power Control (Nap, Sleep modes)
Common Mode Output
Analog Input Negative
CMOS PIN FUNCTION
FN7571 Rev 3.00
Nov 29, 2018
Page 5 of 38
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
