MC74HC139A
Dual 1-of-4 Decoder/
Demultiplexer
High–Performance Silicon–Gate CMOS
The MC74HC139A is identical in pinout to the LS139. The device
inputs are compatible with standard CMOS outputs; with pull–up
resistors, they are compatible with LSTTL outputs.
This device consists of two independent 1–of–4 decoders, each of
which decodes a two–bit Address to one–of–four active–low outputs.
Active–low Selects are provided to facilitate the demultiplexing and
cascading functions. The demultiplexing function is accomplished by
using the Address inputs to select the desired device output, and
utilizing the Select as a data input.
http://onsemi.com
MARKING
DIAGRAMS
16
16
1
•
•
•
•
•
•
MC74HC139AN
AWLYYWW
1
Output Drive Capability: 10 LSTTL Loads
Outputs Directly Interface to CMOS, NMOS and TTL
Operating Voltage Range: 2.0 to 6.0 V
Low Input Current: 1.0
µA
High Noise Immunity Characteristic of CMOS Devices
In Compliance with the Requirements Defined by JEDEC Standard
No. 7A
•
Chip Complexity: 100 FETs or 25 Equivalent Gates
PDIP–16
N SUFFIX
CASE 648
16
16
1
HC139A
AWLYWW
1
SO–16
D SUFFIX
CASE 751B
SELECTa
A0a
A1a
Y0a
Y1a
Y2a
Y3a
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VCC
SELECTb
A0b
A1b
Y0b
Y1b
Y2b
Y3b
A
L, WL
Y, YY
W, WW
= Assembly Location
= Wafer Lot
= Year
= Work Week
16
16
1
TSSOP–16
DT SUFFIX
CASE 948F
HC
139A
ALYW
1
Figure 1. Pin Assignment
FUNCTION TABLE
Inputs
Select
H
L
L
L
L
A1
X
L
L
H
H
A0
X
L
H
L
H
Y0
H
L
H
H
H
Outputs
Y1 Y2
H
H
L
H
H
H
H
H
L
H
Y3
H
H
H
H
L
ORDERING INFORMATION
Device
MC74HC139AN
MC74HC139AD
MC74HC139ADR2
MC74HC139ADT
MC74HC139ADTR2
Package
PDIP–16
SOIC–16
SOIC–16
TSSOP–16
TSSOP–16
Shipping
2000/Box
48/Rail
2500/Reel
96/Rail
2500/Reel
X = don’t care
©
Semiconductor Components Industries, LLC, 2001
1
June, 2001 – Rev. 8
Publication Order Number:
MC74HC139A/D
MC74HC139A
ADDRESS
INPUTS
A0a
A1a
2
3
4
5
6
7
Y0a
Y1a
Y2a
Y3a
PIN 16 = VCC
PIN 8 = GND
ACTIVE–LOW
OUTPUTS
SELECTa
ADDRESS
INPUTS
A0b
A1b
1
14
13
12
11
10
9
Y0b
Y1b
Y2b
Y3b
ACTIVE–LOW
OUTPUTS
SELECTb
15
Figure 2. Logic Diagram
http://onsemi.com
2
MC74HC139A
MAXIMUM RATINGS
(Note 1)
Symbol
VCC
VIN
VOUT
IIN
IOUT
ICC
IGND
TSTG
TL
TJ
q
JA
DC Supply Voltage
DC Input Voltage
DC Output Voltage
DC Input Current, per Pin
DC Output Current, per Pin
DC Supply Current, VCC Pin
DC Ground Current per Ground Pin
Storage Temperature Range
Lead Temperature, 1 mm from Case for 10 Seconds
Junction Temperature Under Bias
Thermal Resistance
PDIP
SOIC
TSSOP
PDIP
SOIC
TSSOP
Parameter
(Referenced to GND)
(Referenced to GND)
(Referenced to GND) (Note 2)
Value
*0.5
to
)7.0
*1.5
to VCC
)1.5
*0.5
to VCC
)0.5
$20
$25
$50
$50
*65
to
)150
260
)150
78
112
148
750
500
450
Level 1
Oxygen Index: 30% – 35%
Human Body Model (Note 3)
Machine Model (Note 4)
Charged Device Model (Note 5)
Above VCC and Below GND at 85_C (Note 6)
UL–94–VO (0.125 in)
u2000
u200
u1000
$300
V
Unit
V
V
V
mA
mA
mA
mA
_C
_C
_C
_C/W
PD
Power Dissipation in Still Air at 85_C
mW
MSL
FR
VESD
Moisture Sensitivity
Flammability Rating
ESD Withstand Voltage
ILATCH–UP
Latch–Up Performance
mA
1. Absolute maximum continuous ratings are those values beyond which damage to the device may occur. Extended exposure to these
conditions or conditions beyond those indicated may adversely affect device reliability. Functional operation under absolute maximum–rated
conditions is not implied.
2. IO absolute maximum rating must be observed.
3. Tested to EIA/JESD22–A114–A.
4. Tested to EIA/JESD22–A115–A.
5. Tested to JESD22–C101–A.
6. Tested to EIA/JESD78.
7. For high frequency or heavy load considerations, see Chapter 2the ON Semiconductor High–Speed CMOS Data Book (DL129/D).
RECOMMENDED OPERATING CONDITIONS
Symbol
VCC
DC Supply Voltage
Parameter
(Referenced to GND)
Min
2.0
0
Max
6.0
Unit
V
V
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎ
ÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
ÎÎÎ Î Î
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î
VIN, V
OUT
TA
DC Input Voltage, Output Voltage
(Referenced to GND)
VCC
Operating Temperature, All Package Types
Input Rise and Fall Time
(Figure 3)
*55
0
0
0
)125
1000
500
400
_C
ns
tr, tf
VCC = 2.0 V
VCC = 4.5 V
VCC = 6.0 V
8. Unused inputs may not be left open. All inputs must be tied to a high–logic voltage level or a low–logic input voltage level.
http://onsemi.com
3
MC74HC139A
DC ELECTRICAL CHARACTERISTICS
(Voltages Referenced to GND)
VCC
Symbol
VIH
Parameter
Minimum High–Level Input
Voltage
Test Conditions
VOUT = 0.1 V or VCC
*0.1
V
|IOUT|
v
20
mA
VOUT = 0.1 V or VCC
*0.1
V
|IOUT|
v
20
mA
V
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
4.5
6.0
2.0
4.5
6.0
4.5
6.0
6.0
6.0
Guaranteed Limit
*55_C
to 25_C
1.5
3.15
4.2
0.5
1.35
1.8
1.9
4.4
5.9
v85_C
1.5
3.15
4.2
0.5
1.35
1.8
1.9
4.4
5.9
v125_C
1.5
3.15
4.2
0.5
1.35
1.8
1.9
4.4
5.9
Unit
V
ÎÎ Î Î Î Î
Î
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎ Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î
Î
Î
Î
Î
ÎÎ Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î
Î
Î
Î
ÎÎ Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î
Î
Î
Î
ÎÎ Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î
Î
Î
Î
Î
ÎÎ Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î
Î
Î
Î
Î
ÎÎ Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
VIL
Maximum Low–Level Input
Voltage
V
VOH
Minimum High–Level Output
Voltage
VIN = VIH or VIL
|IOUT|
v
20
mA
VIN = VIH or VIL
V
|IOUT|
v
4.0 mA
|IOUT|
v
5.2 mA
3.98
5.48
0.1
0.1
0.1
3.84
5.34
0.1
0.1
0.1
3.70
5.20
0.1
0.1
0.1
VOL
Maximum Low–Level Output
Voltage
VIN = VIH or VIL
|IOUT|
v
20
mA
VIN = VIH or VIL
V
|IOUT|
v
4.0 mA
|IOUT|
v
5.2 mA
0.26
0.26
0.33
0.33
0.40
0.40
IIN
Maximum Input Leakage
Current
VIN = VCC or GND
VIN = VCC or GND
IOUT = 0
mA
$0.1
4
$1.0
40
$1.0
160
mA
mA
ICC
Maximum Quiescent Supply
Current (per Package)
9. Information on typical parametric values can be found in the ON Semiconductor High–Speed CMOS Data Book (DL129/D).
AC ELECTRICAL CHARACTERISTICS
(CL = 50 pF, Input tr = tf = 6.0 ns)
Symbol
tPLH,
tPHL
tPLH,
tPHL
tTLH,
tTHL
Cin
Parameter
Maximum Propagation Delay, Select to Output Y
(Figures 1 and 3)
VCC
V
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
–
Guaranteed Limit
*55_C
to 25_C
115
23
20
115
23
20
75
15
13
10
v85_C
145
29
25
145
29
25
95
19
16
10
v125_C
175
35
30
175
35
30
110
22
19
10
Unit
ns
ÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î
Î
ÎÎ Î Î Î Î
Î Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î
Î
Î
ÎÎ Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î
Î
Î
ÎÎ Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î Î
Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Maximum Propagation Delay, Input A to Output Y
(Figures 2 and 3)
Maximum Output Transition Time, Any Output
(Figures 1 and 3)
Maximum Input Capacitance
ns
ns
pF
10. For propagation delays with loads other than 50 pF, and information on typical parametric values, see the ON Semiconductor High–Speed
CMOS Data Book (DL129/D).
Typical @ 25°C, VCC = 5.0 V
CPD
Power Dissipation Capacitance (Per Decoder) (Note 11)
55
pF
11. Used to determine the no–load dynamic power consumption: P D = C PD V CC 2 f
)
I CC V CC . For load considerations, see the ON
Semiconductor High–Speed CMOS Data Book (DL129/D).
http://onsemi.com
4
MC74HC139A
tf
90%
50%
SELECT
10%
tPHL
90%
50%
10%
tPLH
tr
VCC
GND
INPUT A
tPLH
OUTPUT Y
tTLH
50%
VALID
50%
GND
tPHL
VALID
VCC
OUTPUT Y
tTHL
Figure 3. Switching Waveform
Figure 4. Switching Waveform
TEST POINT
OUTPUT
DEVICE
UNDER
TEST
CL*
* Includes all probe and jig capacitance
Figure 5. Test Circuit
http://onsemi.com
5
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
