电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74LVC2G00GS,115

产品描述IC GATE NAND 2CH 2-INP 8XSON
产品类别逻辑    逻辑   
文件大小247KB,共21页
制造商Nexperia
官网地址https://www.nexperia.com
下载文档 详细参数 选型对比 全文预览

74LVC2G00GS,115概述

IC GATE NAND 2CH 2-INP 8XSON

74LVC2G00GS,115规格参数

参数名称属性值
Brand NameNexperia
厂商名称Nexperia
零件包装代码SON
包装说明VSON,
针数8
制造商包装代码SOT1203
Reach Compliance Codecompliant
Samacsys Description74LVC2G00 - Dual 2-input NAND gate@en-us
系列LVC/LCX/Z
JESD-30 代码R-PDSO-N8
JESD-609代码e3
长度1.35 mm
逻辑集成电路类型NAND GATE
湿度敏感等级1
功能数量2
输入次数2
端子数量8
最高工作温度125 °C
最低工作温度-40 °C
封装主体材料PLASTIC/EPOXY
封装代码VSON
封装形状RECTANGULAR
封装形式SMALL OUTLINE, VERY THIN PROFILE
传播延迟(tpd)10.8 ns
座面最大高度0.35 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)1.65 V
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级AUTOMOTIVE
端子面层Tin (Sn)
端子形式NO LEAD
端子节距0.35 mm
端子位置DUAL
宽度1 mm
Base Number Matches1

文档预览

下载PDF文档
74LVC2G00
Rev. 15 — 3 July 2017
Dual 2-input NAND gate
Product data sheet
1
General description
The 74LVC2G00 provides a 2-input NAND gate function.
Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of
these devices as translators in a mixed 3.3 V and 5 V environment.
This device is fully specified for partial power-down applications using I
OFF
. The I
OFF
circuitry disables the output, preventing the damaging backflow current through the
device when it is powered down.
2
Features and benefits
Wide supply voltage range from 1.65 V to 5.5 V
5 V tolerant outputs for interfacing with 5 V logic
High noise immunity
±24 mA output drive (V
CC
= 3.0 V)
CMOS low power consumption
Complies with JEDEC standard:
JESD8-7 (1.65 V to 1.95 V)
JESD8-5 (2.3 V to 2.7 V)
JESD8-B/JESD36 (2.7 V to 3.6 V)
Latch-up performance exceeds 250 mA
Direct interface with TTL levels
Inputs accept voltages up to 5 V
ESD protection:
HBM JESD22-A114F exceeds 2 000 V
MM JESD22-A115-A exceeds 200 V
Multiple package options
Specified from -40 °C to +85 °C and -40 °C to +125 °C
3
Ordering information
Package
Temperature
range
Name
Description
Version
SOT505-2
SOT765-1
Table 1. Ordering information
Type number
74LVC2G00DP
74LVC2G00DC
-40 °C to +125 °C
-40 °C to +125 °C
TSSOP8 plastic thin shrink small outline package; 8 leads;
body width 3 mm; lead length 0.5 mm
VSSOP8 plastic very thin shrink small outline package; 8 leads;
body width 2.3 mm

74LVC2G00GS,115相似产品对比

74LVC2G00GS,115 74LVC2G00GD,125 74LVC2G00GXX 74LVC2G00GT,115 74LVC2G00GF,115 74LVC2G00DC,125 74LVC2G00DP,125 74LVC2G00GM,115
描述 IC GATE NAND 2CH 2-INP 8XSON IC GATE NAND 2CH 2-INP 8XSON IC GATE NAND 2CH 2-INP 8X2SON IC GATE NAND 2CH 2-INP 8XSON IC GATE NAND 2CH 2-INP 8XSON IC GATE NAND 2CH 2-INP 8VSSOP IC GATE NAND 2CH 2-INP 8TSSOP 74LVC2G00 - Dual 2-input NAND gate QFN 8-Pin
Brand Name Nexperia Nexperia Nexperia Nexperia Nexperia Nexperia Nexperia Nexperia
包装说明 VSON, VSON, SOLCC8,.11,20 HVBCC, VSON, VSON, 2.30 MM, PLASTIC, MO-187, SOT765-1, VSSOP-8 TSSOP-8 1.60 X 1.60 MM, 0.50 MM HEIGHT, 0.50 MM PITCH, PLASTIC, MO-255, SOT902-1, QFN-8
制造商包装代码 SOT1203 SOT996-2 SOT1233 SOT833-1 SOT1089 SOT765-1 SOT505-2 SOT902-2
厂商名称 Nexperia Nexperia Nexperia Nexperia Nexperia Nexperia Nexperia -
零件包装代码 SON SON - SON SON SSOP TSSOP QFN
针数 8 8 - 8 8 8 8 8
Reach Compliance Code compliant compliant compliant compliant compliant compliant compliant -
Samacsys Description 74LVC2G00 - Dual 2-input NAND gate@en-us - - 74LVC2G00 - Dual 2-input NAND gate@en-us 74LVC2G00 - Dual 2-input NAND gate@en-us 74LVC2G00 - Dual 2-input NAND gate@en-us 74LVC2G00 - Dual 2-input NAND gate@en-us -
系列 LVC/LCX/Z LVC/LCX/Z LVC/LCX/Z LVC/LCX/Z LVC/LCX/Z LVC/LCX/Z LVC/LCX/Z -
JESD-30 代码 R-PDSO-N8 R-PDSO-N8 R-PBCC-B8 R-PDSO-N8 R-PDSO-N8 R-PDSO-G8 S-PDSO-G8 -
JESD-609代码 e3 e4 - e3 e3 e4 e4 -
长度 1.35 mm 3 mm 1.35 mm 1.95 mm 1.35 mm 2.3 mm 3 mm -
逻辑集成电路类型 NAND GATE NAND GATE NAND GATE NAND GATE NAND GATE NAND GATE NAND GATE -
湿度敏感等级 1 1 1 1 1 1 1 -
功能数量 2 2 2 2 2 2 2 -
输入次数 2 2 2 2 2 2 2 -
端子数量 8 8 8 8 8 8 8 -
最高工作温度 125 °C 125 °C 125 °C 125 °C 125 °C 125 °C 125 °C -
最低工作温度 -40 °C -40 °C -40 °C -40 °C -40 °C -40 °C -40 °C -
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY -
封装代码 VSON VSON HVBCC VSON VSON VSSOP TSSOP -
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR SQUARE -
封装形式 SMALL OUTLINE, VERY THIN PROFILE SMALL OUTLINE, VERY THIN PROFILE CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE SMALL OUTLINE, VERY THIN PROFILE SMALL OUTLINE, VERY THIN PROFILE SMALL OUTLINE, VERY THIN PROFILE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH -
传播延迟(tpd) 10.8 ns 10.8 ns 10.8 ns 10.8 ns 10.8 ns 10.8 ns 10.8 ns -
座面最大高度 0.35 mm 0.5 mm 0.35 mm 0.5 mm 0.5 mm 1 mm 1.1 mm -
最大供电电压 (Vsup) 5.5 V 5.5 V 5.5 V 5.5 V 5.5 V 5.5 V 5.5 V -
最小供电电压 (Vsup) 1.65 V 1.65 V 1.65 V 1.65 V 1.65 V 1.65 V 1.65 V -
标称供电电压 (Vsup) 3.3 V 2.3 V - 1.8 V 3.3 V 2.3 V 2.3 V -
表面贴装 YES YES YES YES YES YES YES -
技术 CMOS CMOS CMOS CMOS CMOS CMOS CMOS -
温度等级 AUTOMOTIVE AUTOMOTIVE AUTOMOTIVE AUTOMOTIVE AUTOMOTIVE AUTOMOTIVE AUTOMOTIVE -
端子面层 Tin (Sn) NICKEL PALLADIUM GOLD - Tin (Sn) Tin (Sn) Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold/Silver (Ni/Pd/Au/Ag) -
端子形式 NO LEAD NO LEAD BUTT NO LEAD NO LEAD GULL WING GULL WING -
端子节距 0.35 mm 0.5 mm - 0.5 mm 0.35 mm 0.5 mm 0.65 mm -
端子位置 DUAL DUAL BOTTOM DUAL DUAL DUAL DUAL -
宽度 1 mm 2 mm 0.8 mm 1 mm 1 mm 2 mm 3 mm -
Base Number Matches 1 1 - 1 1 1 1 1
峰值回流温度(摄氏度) - 260 260 260 - 260 260 -
处于峰值回流温度下的最长时间 - 30 30 30 - 30 30 -
晒晒几个经典的原创通信段子:)
晒晒几个经典的原创通信段子 摘要:上半年说过去就过去了,大事一桩桩一件件历历在目,忽然平静下来进入淡季,还真有点儿不适应。鄙人有个习惯,每周末会编上那么一条插科打诨的短信,收录的是 ......
无线连接
3G到底有多火
目前国内3G核心人才不足万人,其中华为约5000~6000人,中兴通讯、大唐各约2000人,以区区万人的阵容去争夺据称有上千亿元的市场,3G工程师的身价由此可见一斑。 到底什么是3G人才, 未来是什 ......
lingfeng 嵌入式系统
更新了PYBCN_V2和PYBNANO_V2固件
随着micropython的升级,社区同步更新了PYBCN_V2和PYBNANO_V2固件,请大家到固件专区下载更新。 github https://github.com/micropython-Chinese-Community/MicroPython_firmware ...
dcexpert MicroPython开源版块
IIR滤波器软件实现(Matlab+C++)
使用C++来写一个IIR滤波器 我们首先要在MATLAB中设计一个IIR滤波器,并生成一个头文件,这个头文件中反映了IIR滤波器的频率响应特性 理论支持 IIR滤波叫做递归滤波器,它是一种具有 ......
Aguilera 微控制器 MCU
MSP430系列单片机实用C语言程序设计
1. asm 也可以写成__asm。功能是在 C 程序中直接嵌入汇编语言。 语法:asm(“string”);其中 string 必须是有效的汇编语句。 2. __interrupt 放在函数前面,标志中断函数。下面这段程序是异步 ......
Aguilera 微控制器 MCU
FPGA工程师面试试题集锦-4
4个FPGA工程师面试题目(经历) FPGA与CPLD内部结构区别? CPLD 以altraMAX7000这种PLD为例,可分为三块结构:宏单元(Marocell),可编程连线(PIA)和I/O控制块。宏单元是PLD ......
unbj FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 309  118  2420  340  1675  21  15  28  53  9 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved