电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74ALVT16823DGGY

产品描述IC FF D-TYPE DUAL 9BIT 56TSSOP
产品类别逻辑    逻辑   
文件大小231KB,共18页
制造商Nexperia
官网地址https://www.nexperia.com
下载文档 详细参数 选型对比 全文预览

74ALVT16823DGGY在线购买

供应商 器件名称 价格 最低购买 库存  
74ALVT16823DGGY - - 点击查看 点击购买

74ALVT16823DGGY概述

IC FF D-TYPE DUAL 9BIT 56TSSOP

74ALVT16823DGGY规格参数

参数名称属性值
Brand NameNexperia
厂商名称Nexperia
零件包装代码TSSOP
包装说明TSSOP,
针数56
制造商包装代码SOT364-1
Reach Compliance Codecompliant
Samacsys Description74ALVT16823 - 18-bit bus-interface D-type flip-flop with reset and enable; 3-state@en-us
其他特性ALSO OPERATES FROM 3V TO 3.6V SUPPLY
系列ALVT
JESD-30 代码R-PDSO-G56
JESD-609代码e4
长度14 mm
逻辑集成电路类型BUS DRIVER
湿度敏感等级2
位数9
功能数量2
端口数量2
端子数量56
最高工作温度85 °C
最低工作温度-40 °C
输出特性3-STATE
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码TSSOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
传播延迟(tpd)4.5 ns
座面最大高度1.2 mm
最大供电电压 (Vsup)2.7 V
最小供电电压 (Vsup)2.3 V
标称供电电压 (Vsup)2.5 V
表面贴装YES
技术BICMOS
温度等级INDUSTRIAL
端子面层Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式GULL WING
端子节距0.5 mm
端子位置DUAL
宽度6.1 mm

文档预览

下载PDF文档
74ALVT16823
Rev. 5 — 22 January 2018
18-bit bus-interface D-type flip-flop with reset and enable;
3-state
Product data sheet
1
General description
The 74ALVT16823 18-bit bus interface register is designed to eliminate the extra
packages required to buffer existing registers and provide extra data width for wider
data/address paths of buses carrying parity.
The 74ALVT16823 has two 9-bit wide buffered registers with clock enable (pin nCE)
and master reset (pin nMR) which are ideal for parity bus interfacing in high
microprogrammed systems.
The registers are fully edge-triggered. The state of each D input, one set-up time
before the LOW-to-HIGH clock transition is transferred to the corresponding Q output
of the flip-flop.
It is designed for V
CC
operation from 2.5 V to 3.0 V with I/O compatibility to 5 V.
2
Features and benefits
Two sets of high speed parallel registers with positive edge-triggered D-type flip-flops
5 V I/O compatible
Ideal where high speed, light loading, or increased fan-in are required with MOS
microprocessors
Bus hold data inputs eliminate the need for external pull-up resistors to hold unused
inputs
Live insertion and extraction permitted
Power-up 3-state
Power-up reset
No bus current loading when output is tied to 5 V bus
Output capability: +64 mA to -32 mA
Latch-up protection:
JESD78: exceeds 500 mA
ESD protection:
MIL STD 883, method 3 015: exceeds 2000 V
MM: exceeds 200 V

74ALVT16823DGGY相似产品对比

74ALVT16823DGGY 74ALVT16823DGGS 74ALVT16823DL,518 74ALVT16823DL,512
描述 IC FF D-TYPE DUAL 9BIT 56TSSOP IC FF D-TYPE DUAL 9BIT 56TSSOP IC FF D-TYPE DUAL 9BIT 56SSOP IC FF D-TYPE DUAL 9BIT 56SSOP
Brand Name Nexperia Nexperia Nexperia Nexperia
厂商名称 Nexperia Nexperia Nexperia Nexperia
零件包装代码 TSSOP TSSOP SSOP SSOP
包装说明 TSSOP, TSSOP, SSOP, SSOP,
针数 56 56 56 56
制造商包装代码 SOT364-1 SOT364-1 SOT371-1 SOT371-1
Reach Compliance Code compliant compliant compliant compliant
Samacsys Description 74ALVT16823 - 18-bit bus-interface D-type flip-flop with reset and enable; 3-state@en-us 74ALVT16823 - 18-bit bus-interface D-type flip-flop with reset and enable; 3-state@en-us 74ALVT16823 - 18-bit bus-interface D-type flip-flop with reset and enable; 3-state@en-us 74ALVT16823 - 18-bit bus-interface D-type flip-flop with reset and enable; 3-state@en-us
其他特性 ALSO OPERATES FROM 3V TO 3.6V SUPPLY ALSO OPERATES FROM 3V TO 3.6V SUPPLY ALSO OPERATES FROM 3V TO 3.6V SUPPLY ALSO OPERATES FROM 3V TO 3.6V SUPPLY
系列 ALVT ALVT ALVT ALVT
JESD-30 代码 R-PDSO-G56 R-PDSO-G56 R-PDSO-G56 R-PDSO-G56
JESD-609代码 e4 e4 e4 e4
长度 14 mm 14 mm 18.425 mm 18.425 mm
逻辑集成电路类型 BUS DRIVER BUS DRIVER BUS DRIVER BUS DRIVER
湿度敏感等级 2 2 2 2
位数 9 9 9 9
功能数量 2 2 2 2
端口数量 2 2 2 2
端子数量 56 56 56 56
最高工作温度 85 °C 85 °C 85 °C 85 °C
最低工作温度 -40 °C -40 °C -40 °C -40 °C
输出特性 3-STATE 3-STATE 3-STATE 3-STATE
输出极性 TRUE TRUE TRUE TRUE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 TSSOP TSSOP SSOP SSOP
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH SMALL OUTLINE, THIN PROFILE, SHRINK PITCH SMALL OUTLINE, SHRINK PITCH SMALL OUTLINE, SHRINK PITCH
传播延迟(tpd) 4.5 ns 4.5 ns 4.5 ns 4.5 ns
座面最大高度 1.2 mm 1.2 mm 2.8 mm 2.8 mm
最大供电电压 (Vsup) 2.7 V 2.7 V 2.7 V 2.7 V
最小供电电压 (Vsup) 2.3 V 2.3 V 2.3 V 2.3 V
标称供电电压 (Vsup) 2.5 V 2.5 V 2.5 V 2.5 V
表面贴装 YES YES YES YES
技术 BICMOS BICMOS BICMOS BICMOS
温度等级 INDUSTRIAL INDUSTRIAL INDUSTRIAL INDUSTRIAL
端子面层 Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au) Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式 GULL WING GULL WING GULL WING GULL WING
端子节距 0.5 mm 0.5 mm 0.635 mm 0.635 mm
端子位置 DUAL DUAL DUAL DUAL
宽度 6.1 mm 6.1 mm 7.5 mm 7.5 mm
峰值回流温度(摄氏度) - 260 260 260
处于峰值回流温度下的最长时间 - 30 30 30
GSM手机射频系统分析与研究(六)
GMSK信号分析 所以,我们尽量分析通过修改高斯滤波器从B开始分析,现在国内很多采用BT=0.3的GMSK调制方式,要求是邻道干扰<60dB,随着BT值的减小邻道干扰将进一步减小,首先必须承认一个事实就 ......
JasonYoo 无线连接
串口通信问题急!请帮忙看看!!
我用430,向电脑发送数据 电脑上得到的数据很正确。 但当我从电脑往单片机发送时,得到的数据却是不对的。这是怎么回事呢 ?    感谢!!!...
skingshere 微控制器 MCU
求IPMI中文资料。200分全散!
最近要学习IPMI,看英文规范2.0看的很郁闷,哪位研究过IPMI的高人能给我发点相关资料?不胜感激!第一次发帖,200分全散! 邮箱:guohedezu@126.com...
eastzsp 嵌入式系统
[转]绝对不可忽视电容——关于电容的深度讨论
电容常常被我们所忽视,但坏事的经常可能就是这个不起眼的小东东,网上看到这篇经验分享,说得很好,转过来供大家参考吧: 一、低电平失效 有些采用聚苯乙烯电容器的电子设备,曾因它 ......
dontium ADI 工业技术
虚拟麦克风
我想做个虚拟麦克风,在xp ddk下有一个msvad的,不过我不是很明白,里面的实现机制,只是大致明白.我想请问一下,在QQ加载这个驱动之后,如何从一个文件中读取数据并播放,这个可以在驱动里面实现吗?如 ......
fengleigood 嵌入式系统
STRTIX的fpga专用的参考电压引脚VREF不用如何接
STRATIX的fpga有一些专用的参考电压引脚VREFB,如果不用如何接呢? 看文献说可以接到VCC或者GND,两者有啥区别不? 本帖最后由 wstt 于 2011-12-19 20:06 编辑 ]...
wstt FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2749  1136  2778  861  562  42  8  50  49  36 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved