电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MK9173-15CS08T

产品描述PLL Based Clock Driver, 9173 Series, 2 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, SOIC-8
产品类别逻辑   
文件大小255KB,共9页
制造商IDT (Integrated Device Technology)
下载文档 详细参数 选型对比 全文预览

MK9173-15CS08T概述

PLL Based Clock Driver, 9173 Series, 2 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, SOIC-8

MK9173-15CS08T规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称IDT (Integrated Device Technology)
零件包装代码SOIC
包装说明SOIC-8
针数8
Reach Compliance Codenot_compliant
Is SamacsysN
系列9173
输入调节STANDARD
JESD-30 代码R-PDSO-G8
JESD-609代码e0
长度4.9 mm
逻辑集成电路类型PLL BASED CLOCK DRIVER
湿度敏感等级1
功能数量1
反相输出次数
端子数量8
实输出次数2
最高工作温度70 °C
最低工作温度
输出特性3-STATE
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)240
认证状态Not Qualified
座面最大高度1.75 mm
最大供电电压 (Vsup)5.25 V
最小供电电压 (Vsup)4.75 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子面层Tin/Lead (Sn85Pb15)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间30
宽度3.9 mm
最小 fmax37.5 MHz
Base Number Matches1

文档预览

下载PDF文档
DATASHEET
VIDEO GENLOCK PLL
Description
The MK9173-01/-15 provide the analog PLL circuit blocks
to implement a frequency multiplier. Because the device is
configured to use an external divider in the PLL clock
feedback path, a large divider can be used to result in a
large frequency multiplication ratio. This is useful when
using a low frequency input clock to generate a high
frequency output clock. The MK9173-01/-15 contains a
phase detector, charge pump, loop filter, and
voltage-controlled oscillator (VCO). The ICS674-01 can be
used as the external feedback divider.
A common application of the MK9173-01/-15 is the
implementation of a video genlock circuit. Because of this,
the MK9173-01/-15 inputs operate on the negative-going
clock edge.
The MK9173-01/-15 is pin and function compatible to the
AV9173-01/15.
MK9173-01/-15
Features
Phase-detector/VCO circuit block
Ideal for genlock system
Reference clock range 12 kHz to 1 MHz for full output
clock range
Output clock range of 1.25 to 75 MHz (-01), and 0.625 to
37.5 MHz (-15). See “Allowable Input Frequency to
Output Frequency” table for conditions
On-chip loop filter
Single 5 V power supply
Low power CMOS technology
8-pin SOIC package
For new video genlock applications, please refer to the
ICS673-01, ICS1522 or ICS1523.
Block Diagram
IDT™
VIDEO GENLOCK PLL
1
MK9173-01/-15
REV C 12/21/06

MK9173-15CS08T相似产品对比

MK9173-15CS08T MK9173-15CS08LF MK9173-15CS08 MK9173-01CS08 MK9173-01CS08T
描述 PLL Based Clock Driver, 9173 Series, 2 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, SOIC-8 PLL Based Clock Driver, 9173 Series, 2 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, SOIC-8 PLL Based Clock Driver, 9173 Series, 2 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, SOIC-8 PLL Based Clock Driver, 9173 Series, 2 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, SOIC-8 PLL Based Clock Driver, 9173 Series, 2 True Output(s), 0 Inverted Output(s), CMOS, PDSO8, SOIC-8
是否Rohs认证 不符合 符合 不符合 不符合 不符合
厂商名称 IDT (Integrated Device Technology) IDT (Integrated Device Technology) IDT (Integrated Device Technology) IDT (Integrated Device Technology) IDT (Integrated Device Technology)
零件包装代码 SOIC SOIC SOIC SOIC SOIC
包装说明 SOIC-8 SOIC-8 SOIC-8 SOIC-8 SOIC-8
针数 8 8 8 8 8
Reach Compliance Code not_compliant unknown not_compliant not_compliant not_compliant
Is Samacsys N N N N N
系列 9173 9173 9173 9173 9173
输入调节 STANDARD STANDARD STANDARD STANDARD STANDARD
JESD-30 代码 R-PDSO-G8 R-PDSO-G8 R-PDSO-G8 R-PDSO-G8 R-PDSO-G8
JESD-609代码 e0 e3 e0 e0 e0
长度 4.9 mm 4.9 mm 4.9 mm 4.9 mm 4.9 mm
逻辑集成电路类型 PLL BASED CLOCK DRIVER PLL BASED CLOCK DRIVER PLL BASED CLOCK DRIVER PLL BASED CLOCK DRIVER PLL BASED CLOCK DRIVER
功能数量 1 1 1 1 1
端子数量 8 8 8 8 8
实输出次数 2 2 2 2 2
最高工作温度 70 °C 70 °C 70 °C 70 °C 70 °C
输出特性 3-STATE 3-STATE 3-STATE 3-STATE 3-STATE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SOP SOP SOP SOP SOP
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE
峰值回流温度(摄氏度) 240 NOT SPECIFIED 240 240 NOT SPECIFIED
认证状态 Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified
座面最大高度 1.75 mm 1.75 mm 1.75 mm 1.75 mm 1.75 mm
最大供电电压 (Vsup) 5.25 V 5.25 V 5.25 V 5.25 V 5.25 V
最小供电电压 (Vsup) 4.75 V 4.75 V 4.75 V 4.75 V 4.75 V
标称供电电压 (Vsup) 5 V 5 V 5 V 5 V 5 V
表面贴装 YES YES YES YES YES
技术 CMOS CMOS CMOS CMOS CMOS
温度等级 COMMERCIAL COMMERCIAL COMMERCIAL COMMERCIAL COMMERCIAL
端子面层 Tin/Lead (Sn85Pb15) MATTE TIN Tin/Lead (Sn85Pb15) Tin/Lead (Sn85Pb15) TIN LEAD
端子形式 GULL WING GULL WING GULL WING GULL WING GULL WING
端子节距 1.27 mm 1.27 mm 1.27 mm 1.27 mm 1.27 mm
端子位置 DUAL DUAL DUAL DUAL DUAL
处于峰值回流温度下的最长时间 30 NOT SPECIFIED 30 30 NOT SPECIFIED
宽度 3.9 mm 3.9 mm 3.9 mm 3.9 mm 3.9 mm
最小 fmax 37.5 MHz 37.5 MHz 37.5 MHz 75 MHz 75 MHz
Base Number Matches 1 1 1 1 1
是否无铅 含铅 - 含铅 含铅 含铅
湿度敏感等级 1 - 1 1 -
DSP 的高电平最小值是多少(复位电路)
我看手册上说DSP的高电平最小值是2.4V,对于复位信号XRS是不是也是这样的。如果设计一个RC的复位电路。上接电阻接至3.3V 串联电容接地,那这个R和C的选值,大家一般选多少,...
安_然 DSP 与 ARM 处理器
XILNX杯全国高校创新大赛部分学生参赛作品(2)
WCDMA数字频域干扰抵消器-北京邮电大学...
songbo FPGA/CPLD
模拟CMOS集成电路设计(拉扎维)
此书第14页说:“假设Vgs=Vth时,NMOS衬底反型,那么栅氧化层电容Cox引起的反型电荷密度正比于Vgs减Vth”。我的问题是:为什么反型电荷密度正比于Vgs减Vth,而不是正比于Vgs?...
BasaraTama 模拟电子
430g2553 ADC10通道电压问题
void initial_adc10() { //P1SEL|=BIT5; ADC10CTL0|=ADC10SHT_2+ADC10ON+ADC10IE+MSC;//增大采样时间以保证采样的准确性;取参考电压VCC,AD内核上电,使采样时间为16xADC10CL ......
wuwovicky 微控制器 MCU
世平集团诚邀齐聚重庆参加「安世及恩智浦 - 汽车电子创新产品及技术研讨会」
当今世界需要更加节能、高效。全球各国政府均强制规定降低汽车二氧化碳排放量,以应对气候变化和保护资源。显而易见,核心之处在于动力传动系统 ‒ 不论是燃烧式动力还是混合动力或全电动 ......
eric_wang 汽车电子
单片机74ls147
引脚NC是什么?...
韩明 TI技术论坛

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1210  94  2318  2222  2605  13  36  55  25  40 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved