74LV4020DB: 产品描述Counter ICs 3.3V 14-STAGE BIN RIPPLE COUNT; 产品类别逻辑逻辑; 文件大小100KB，共21页; 制造商NXP(恩智浦); 官网地址https://www.nxp.com; 标准

下载文档详细参数选型对比全文预览

74LV4020DB在线购买

供应商	器件名称	价格	最低购买	库存
	74LV4020DB	-	-	点击查看	点击购买

74LV4020DB概述

Counter ICs 3.3V 14-STAGE BIN RIPPLE COUNT

74LV4020DB规格参数

参数名称	属性值
是否Rohs认证	符合
厂商名称	NXP(恩智浦)
零件包装代码	SSOP
包装说明	SSOP, SSOP16,.3
针数	16
Reach Compliance Code	compliant
其他特性	OUTPUTS FROM 12 STAGES AVAILABLE
计数方向	UP
系列	LV/LV-A/LVX/H
JESD-30 代码	R-PDSO-G16
JESD-609代码	e4
长度	6.2 mm
负载电容（CL）	50 pF
负载/预设输入	NO
逻辑集成电路类型	BINARY COUNTER
最大频率@ Nom-Sup	20000000 Hz
最大I（ol）	0.006 A
工作模式	ASYNCHRONOUS
湿度敏感等级	1
位数	14
功能数量	1
端子数量	16
最高工作温度	125 °C
最低工作温度	-40 °C
封装主体材料	PLASTIC/EPOXY
封装代码	SSOP
封装等效代码	SSOP16,.3
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE, SHRINK PITCH
峰值回流温度（摄氏度）	260
电源	3.3 V
传播延迟（tpd）	54 ns
认证状态	Not Qualified
座面最大高度	2 mm
最大供电电压 (Vsup)	5.5 V
最小供电电压 (Vsup)	1 V
标称供电电压 (Vsup)	3.3 V
表面贴装	YES
技术	CMOS
温度等级	AUTOMOTIVE
端子面层	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式	GULL WING
端子节距	0.65 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	30
触发器类型	NEGATIVE EDGE
宽度	5.3 mm
最小 fmax	36 MHz
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

74LV4020

14-stage binary ripple counter

Rev. 01 — 29 November 2005

Product data sheet

1. General description

The 74LV4020 is a low-voltage Si-gate CMOS device and is pin and function compatible

with the 74HC4020 and 74HCT4020.

The 74LV4020 is a 14-stage binary ripple counter with a clock input (CP), an overriding

asynchronous master reset input (MR) and 12 fully buffered parallel outputs (Q0, and

Q3 to Q13).

The counter advances on the HIGH-to-LOW transition of CP. A HIGH on MR clears all

counter stages and forces all outputs LOW, independent of the state of CP.

Each counter stage is a static toggle ﬂip-ﬂop.

2. Features

Optimized for low-voltage applications: 1.0 V to 5.5 V

Accepts TTL input levels between V

= 2.7 V and V

= 3.6 V

Typical LOW-level output voltage (peak) or output ground bounce: V

OL(p)

< 0.8 V at

= 3.3 V and T

amb

= 25

°C

Typical HIGH-level output voltage (valley) or output V

undershoot: V

OH(v)

> 2 V at

= 3.3 V and T

amb

= 25

°C

ESD protection:

HBM EIA/JESD22-A114-C exceeds 2000 V

MM EIA/JESD22-A115-A exceeds 200 V.

Multiple package options

Speciﬁed from

−40 °C

to +80

°C

and from

−40 °C

to +125

°C.

3. Applications

Frequency dividing circuits

Time delay circuits

Control counters

74LV4020DB相似产品对比

	74LV4020DB	74LV4020DB-T	74LV4020D	74LV4020D-T	74LV4020N	74LV4020PW
描述	Counter ICs 3.3V 14-STAGE BIN RIPPLE COUNT	Counter ICs 3.3V 14-STAGE BIN RIPPLE COUNT	Counter ICs 3.3V 14-STAGE BIN RIPPLE COUNT	Counter ICs 3.3V 14-STAGE BIN RIPPLE COUNT	Counter ICs 3.3V 14-STAGE BIN RIPPLE COUNT	Counter ICs 14ST BIN RIP COUNTER
厂商名称	NXP(恩智浦)	NXP(恩智浦)	NXP(恩智浦)	NXP(恩智浦)	NXP(恩智浦)	NXP(恩智浦)
零件包装代码	SSOP	SSOP	SOIC	SOIC	DIP	TSSOP
包装说明	SSOP, SSOP16,.3	SSOP,	SOP, SOP16,.25	SOP,	DIP, DIP16,.3	TSSOP, TSSOP16,.25
针数	16	16	16	16	16	16
Reach Compliance Code	compliant	unknown	unknown	unknown	unknown	compliant
Base Number Matches	1	1	1	1	1	1
是否Rohs认证	符合	-	符合	-	符合	符合
其他特性	OUTPUTS FROM 12 STAGES AVAILABLE	OUTPUTS FROM 12 STAGES AVAILABLE	OUTPUTS FROM 12 STAGES AVAILABLE	OUTPUTS FROM 12 STAGES AVAILABLE	OUTPUTS FROM 12 STAGES AVAILABLE	-
计数方向	UP	UP	UP	UP	UP	-
系列	LV/LV-A/LVX/H	LV/LV-A/LVX/H	LV/LV-A/LVX/H	LV/LV-A/LVX/H	LV/LV-A/LVX/H	-
JESD-30 代码	R-PDSO-G16	R-PDSO-G16	R-PDSO-G16	R-PDSO-G16	R-PDIP-T16	-
JESD-609代码	e4	e4	e4	-	e4	-
长度	6.2 mm	6.2 mm	9.9 mm	9.9 mm	19.025 mm	-
负载电容（CL）	50 pF	50 pF	50 pF	50 pF	50 pF	-
负载/预设输入	NO	YES	NO	YES	NO	-
逻辑集成电路类型	BINARY COUNTER	BINARY COUNTER	BINARY COUNTER	BINARY COUNTER	BINARY COUNTER	-
工作模式	ASYNCHRONOUS	ASYNCHRONOUS	ASYNCHRONOUS	ASYNCHRONOUS	ASYNCHRONOUS	-
位数	14	14	14	14	14	-
功能数量	1	1	1	1	1	-
端子数量	16	16	16	16	16	-
最高工作温度	125 °C	125 °C	125 °C	125 °C	125 °C	-
最低工作温度	-40 °C	-40 °C	-40 °C	-40 °C	-40 °C	-
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	-
封装代码	SSOP	SSOP	SOP	SOP	DIP	-
封装形状	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	-
封装形式	SMALL OUTLINE, SHRINK PITCH	SMALL OUTLINE, SHRINK PITCH	SMALL OUTLINE	SMALL OUTLINE	IN-LINE	-
传播延迟（tpd）	54 ns	54 ns	54 ns	54 ns	54 ns	-
认证状态	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	-
座面最大高度	2 mm	2 mm	1.75 mm	1.75 mm	4.2 mm	-
最大供电电压 (Vsup)	5.5 V	5.5 V	5.5 V	5.5 V	5.5 V	-
最小供电电压 (Vsup)	1 V	1 V	1 V	1 V	1 V	-
标称供电电压 (Vsup)	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	-
表面贴装	YES	YES	YES	YES	NO	-
技术	CMOS	CMOS	CMOS	CMOS	CMOS	-
温度等级	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	AUTOMOTIVE	-
端子面层	Nickel/Palladium/Gold (Ni/Pd/Au)	NICKEL PALLADIUM GOLD	Nickel/Palladium/Gold (Ni/Pd/Au)	-	NICKEL PALLADIUM GOLD	-
端子形式	GULL WING	GULL WING	GULL WING	GULL WING	THROUGH-HOLE	-
端子节距	0.65 mm	0.65 mm	1.27 mm	1.27 mm	2.54 mm	-
端子位置	DUAL	DUAL	DUAL	DUAL	DUAL	-
触发器类型	NEGATIVE EDGE	NEGATIVE EDGE	NEGATIVE EDGE	NEGATIVE EDGE	NEGATIVE EDGE	-
宽度	5.3 mm	5.3 mm	3.9 mm	3.9 mm	7.62 mm	-
最小 fmax	36 MHz	36 MHz	36 MHz	36 MHz	36 MHz	-

74LV4020DB

74LV4020DB在线购买

74LV4020DB概述

74LV4020DB规格参数

文档预览

74LV4020DB相似产品对比

推荐资源