电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

MLF1608DR15KTA00

产品描述Fixed Inductors .15 UH 10%
产品类别无源元件    电感器   
文件大小238KB,共11页
制造商TDK(株式会社)
官网地址http://www.tdk.com
标准
下载文档 详细参数 全文预览

MLF1608DR15KTA00在线购买

供应商 器件名称 价格 最低购买 库存  
MLF1608DR15KTA00 - - 点击查看 点击购买

MLF1608DR15KTA00概述

Fixed Inductors .15 UH 10%

MLF1608DR15KTA00规格参数

参数名称属性值
是否Rohs认证符合
厂商名称TDK(株式会社)
包装说明CHIP
Reach Compliance Codecompliant
ECCN代码EAR99
Factory Lead Time10 weeks
大小写代码0603
构造Rectangular
型芯材料FERRITE
直流电阻0.45 Ω
标称电感 (L)0.15 µH
电感器应用RF INDUCTOR
电感器类型GENERAL PURPOSE INDUCTOR
JESD-609代码e2
功能数量1
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装高度0.8 mm
封装长度1.6 mm
封装形式SMT
封装宽度0.8 mm
包装方法TR, PUNCHED PAPER, 7 INCH
最小质量因数(标称电感时)15
最大额定电流0.2 A
自谐振频率350 MHz
形状/尺寸说明RECTANGULAR PACKAGE
屏蔽NO
表面贴装YES
端子面层Tin/Silver (Sn/Ag)
端子位置DUAL ENDED
端子形状WRAPAROUND
测试频率25 MHz
容差10%
有关MSP432的IIC模块的问题
[i=s] 本帖最后由 Ds_Sky 于 2015-8-10 17:21 编辑 [/i]这是我的代码:[code]#include "msp.h"[/code]这段代码是TI官网提供的示例代码,我修改的部分只有红色部分,据我所知,这些改动是不会影响iic的正常运行的。现在问题是:我用示波器检测SCL、SDA,SCL/SDA开启了内部上拉,但是没有接任何slave,即是悬空的。发现全速运行时,模块发...
Ds_Sky 微控制器 MCU
proteus 8.10 sp3
[hide]ed2k://|file|Proteus%20Professional%208.10%20SP3%20Build%2029560%20-%20ENG%20(12%20Settembre%202020)%20by%20GRISU.rar|416777839|D434B8404F5EBA87E3DB1726B305B56D|h=7YVMPJ24SQAWUWM52VHEZKTT27WRTNW...
dcexpert 单片机
程序员的10个人生感悟【转】
1. 永远会有学不完的东西2. 读书不是最重要的,生活中有太多的东西,远远不是100分能搞定的。3. 如果你有好东西,先给别人,你会得到更多。4. 人际关系可以理解为拉关系,也可以理解为良好的人际关系有助于沟通,有助于形成一个有效的团队。5. 如果你想要别人怎么对你,你就怎么对他。6. 多问一些傻瓜的问题比做傻瓜的事要好得多。7. 计算机程序虽然bug多,但是和人比起来,它听话多了。8. 想要有为...
henryli2008 聊聊、笑笑、闹闹
TI DIY活动成果视频
[url=http://focus.ti.com/general/docs/video/Portal.tsp?entryid=0_083iz87p&lang=en&HQS=dsps_0_bmfmrzi0_140622&DCMP=mytinwsltr_06_21_2014&sp_rid_pod3=LTI0MjU0NjcyODgS1&sp_mid_pod3=4968551]http://focus.t...
蓝雨夜 微控制器 MCU
请问,在STM32定时器中断服务程序中,启动软件中断为什么中断无法运行?
这是我用来实验的中断服务程序:void TIM2_IRQHandler(void)//定时器2中断服务程序{TIM_ClearITPendingBit(TIM2, TIM_IT_Update);EXTI_GenerateSWInterrupt(EXTI_Line1);//???}void EXTI1_IRQHandler(void)//线路1中断服务程序{EXTI_ClearITPendingBi...
liangshuan stm32/stm8
Verilog菜鸟请教各位大侠:为什么仿真的时候+1加到一个值后会突然乱掉
各位大侠,问个关于Verilog的问题,为什么按照下面的程序always @(negedge RST or posedge CLK or posedge rise or posedge fall)beginif((RST == 1'b0)||(rise == 1'b1)||(fall == 1'b1))beginwatchdog_timer_count <= 9'b0_0000_0000;ende...
sunyh3 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 242  247  912  1057  1240 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved